ZHCSY14E December 2002 – March 2025 TPS3820-Q1 , TPS3823-Q1 , TPS3824-Q1 , TPS3825-Q1 , TPS3828-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
TPS3820/3/4/8-xx-Q1 器件具有看門狗計(jì)時(shí)器，必須由 WDI 的負(fù)跳變進(jìn)行周期性觸發(fā)，以避免發(fā)出復(fù)位信號。當(dāng)監(jiān)控系統(tǒng)未能在超時(shí)間隔 ttout 內(nèi)重新觸發(fā)看門狗電路時(shí)，RESET 會在時(shí)間段 td 內(nèi)變?yōu)橛行顟B(tài)。此事件還會重新初始化看門狗計(jì)時(shí)器。
可通過斷開 WDI 引腳與系統(tǒng)的連接來禁用看門狗計(jì)時(shí)器。如果 WDI 引腳檢測到高阻抗?fàn)顟B(tài)，TPS3820/3/4/8-xx-Q1 將生成 WDI 脈沖，以確保 RESET 信號不會置為有效。如果無需此行為，請?jiān)?WDI 和接地端之間放置一個(gè) 1kΩ 電阻器。此電阻器可確保 TPS3820/3/4/8-xx-Q1 檢測并確認(rèn) WDI 未處于高阻抗?fàn)顟B(tài)。
在應(yīng)用中，如果 WDI 引腳的輸入處于有效狀態(tài)（轉(zhuǎn)換為高電平和低電平）并且 TPS3820/3/4/8-xx-Q1 將 RESET 信號置為有效，則 RESET 會在輸入電壓恢復(fù)至高于 VIT– 后卡在邏輯低電平狀態(tài)。如果應(yīng)用要求 WDI 的輸入在復(fù)位信號置為有效時(shí)處于有效狀態(tài)，則應(yīng)使用 FET 使 WDI 信號去耦。當(dāng) RESET 信號置為有效時(shí)，外部 FET 通過斷開 WDI 輸入使 WDI 信號去耦。有關(guān)更多相關(guān)的詳細(xì)信息，請參閱 節(jié) 8.2.2。