ZHCSS82B May 2023 – January 2024 TPS3808E
PRODUCTION DATA
只要 SENSE 高于閾值 (VIT) 且手動(dòng)復(fù)位 (MR) 為邏輯高電平，RESET 便會(huì)保持高電平（置為無(wú)效）。當(dāng) SENSE 低于 VIT 或 MR 被驅(qū)動(dòng)為低電平時(shí)，RESET 則變?yōu)橛行В?qū)動(dòng) RESET 引腳至低阻抗?fàn)顟B(tài)。
一旦 MR 恢復(fù)至邏輯高電平且 SENSE 高于 VIT + VHYS（閾值遲滯），則延遲電路啟用，使 RESET 在指定的復(fù)位延遲時(shí)間內(nèi)處于低電平。一旦復(fù)位延遲結(jié)束，RESET 引腳進(jìn)入高阻抗?fàn)顟B(tài)。從開(kāi)漏 RESET 到電源線的上拉電阻可用于使微處理器的復(fù)位信號(hào)擁有高于 VDD 的電壓（最高 6V）。由于 RESET 線的有限阻抗，上拉電阻必須不小于 10k?。