表 7-1 器件邏輯表(1)(2)(3)(4)(5)(6)(7)
| 輸入 |
輸出 |
| D0 |
D1 |
... |
D15 |
LE |
CLR |
SW0 |
SW1 |
... |
SW15 |
| 0 |
— |
... |
— |
L |
L |
OFF |
— |
... |
— |
| 1 |
— |
— |
L |
L |
ON |
— |
— |
| — |
0 |
— |
L |
L |
— |
OFF |
— |
| — |
1 |
— |
L |
L |
— |
ON |
— |
| — |
— |
— |
L |
L |
— |
— |
— |
| — |
— |
— |
L |
L |
— |
— |
— |
| — |
— |
0 |
L |
L |
— |
— |
OFF |
| — |
— |
1 |
L |
L |
— |
— |
ON |
| X |
X |
X |
X |
H |
L |
保持先前狀態(tài) |
| X |
X |
X |
X |
X |
H |
OFF |
OFF |
OFF |
OFF |
(1) 所有 16 個(gè)開(kāi)關(guān)均獨(dú)立運(yùn)行。
(2) 串行數(shù)據(jù)在 CLK 信號(hào)的上升沿傳入。數(shù)據(jù)在 DIN 引腳移入，最高有效位 (MSB) 優(yōu)先。
(3) 開(kāi)關(guān)將在 LE 引腳的上升沿保持其當(dāng)前狀態(tài)。當(dāng) LE 引腳為高電平時(shí)，移位寄存器的更新不再改變 16 個(gè)開(kāi)關(guān)的狀態(tài)，直至 LE 引腳再次變?yōu)榈碗娖健．?dāng) LE 為低電平時(shí)，移位寄存器數(shù)據(jù)流經(jīng)鎖存器。
(4) 如果 LE 引腳為高電平，則移位寄存器時(shí)鐘對(duì)開(kāi)關(guān)狀態(tài)沒(méi)有影響。
(5) DOUT 是 16 位移位寄存器的數(shù)據(jù)輸出引腳，用于以菊花鏈形式將多個(gè)多路復(fù)用器連接在一起。它是由 16 個(gè)時(shí)鐘周期移位的 DIN 時(shí)鐘數(shù)據(jù)。
(6) CLR 輸入將覆蓋所有其他輸入。
(7) 當(dāng) LE = H 或 CLR = H 時(shí)，如果 CLK 引腳仍接收到有效時(shí)鐘信號(hào)，則 DIN 仍將起作用并將數(shù)據(jù)輸入至移位寄存器，DOUT 仍將輸出移位寄存器上的內(nèi)容。不過(guò)，當(dāng) LE = H 或 CLR = H 時(shí)，模擬開(kāi)關(guān)的狀態(tài)不再取決于移位寄存器的內(nèi)容，而是根據(jù)此邏輯表獲取狀態(tài)。