ZHCSMW8D October 2020 – July 2024 TMUX7211 , TMUX7212 , TMUX7213
PRODUCTION DATA
圖 5-1 PW 封裝,16 引腳 TSSOP(俯視圖)
圖 5-2 RUM 封裝,16 引腳 WQFN(頂視圖)| 引腳 | 類型(1) | 說明(2) | ||
|---|---|---|---|---|
| 名稱 | TSSOP | WQFN | ||
| D1 | 2 | 16 | I/O | 漏極引腳 1。可以是輸入或輸出。 |
| D2 | 15 | 13 | I/O | 漏極引腳 2。可以是輸入或輸出。 |
| D3 | 10 | 8 | I/O | 漏極引腳 3。可以是輸入或輸出。 |
| D4 | 7 | 5 | I/O | 漏極引腳 4。可以是輸入或輸出。 |
| GND | 5 | 3 | P | 接地 (0V) 基準(zhǔn) |
| N.C. | 12 | 10 | — | 無內(nèi)部連接。可短接到 GND 或保持懸空。 |
| S1 | 3 | 1 | I/O | 源極引腳 1。可以是輸入或輸出。 |
| S2 | 14 | 12 | I/O | 源極引腳 2。可以是輸入或輸出。 |
| S3 | 11 | 9 | I/O | 源極引腳 3。可以是輸入或輸出。 |
| S4 | 6 | 4 | I/O | 源極引腳 4。可以是輸入或輸出。 |
| SEL1 | 1 | 15 | I | 邏輯控制輸入 1,具有內(nèi)部 4MΩ 下拉電阻。控制通道 1 的狀態(tài),如節(jié) 8.5 所示。 |
| SEL2 | 16 | 14 | I | 邏輯控制輸入 2,具有內(nèi)部 4MΩ 下拉電阻。控制通道 2 的狀態(tài),如節(jié) 8.5 所示。 |
| SEL3 | 9 | 7 | I | 邏輯控制輸入 3,具有內(nèi)部 4MΩ 下拉電阻。控制通道 3 的狀態(tài),如節(jié) 8.5 所示。 |
| SEL4 | 8 | 6 | I | 邏輯控制輸入 4,具有內(nèi)部 4MΩ 下拉電阻。控制通道 4 的狀態(tài),如節(jié) 8.5 所示。 |
| VDD | 13 | 11 | P | 正電源。該引腳是正電源電勢最高的引腳。為了可靠運(yùn)行,在 VDD 和 GND 之間連接一個 0.1μF 至 10μF 的去耦電容器。 |
| VSS | 4 | 2 | P | 負(fù)電源。該引腳是負(fù)電源電勢最高的引腳。在單電源應(yīng)用中,該引腳可以接地。為了可靠運(yùn)行,在 VSS 和 GND 之間連接一個 0.1μF 至 10μF 的去耦電容器。 |
| 散熱焊盤 | — | 內(nèi)部未連接散熱焊盤。無需焊接此焊盤,如果已連接,建議將焊盤保持懸空或連接到 GND | ||