ZHCSP70 January 2024 TMUX7212M
PRODUCTION DATA
5 引腳配置和功能
圖 5-1 PW 封裝，16 引腳 TSSOP（頂視圖）表 5-1 引腳功能
| 引腳 | 類型(1) | 說明(2) | |
|---|---|---|---|
| 名稱 | 編號 | ||
| D1 | 2 | I/O | 漏極引腳 1。可以是輸入或輸出。 |
| D2 | 15 | I/O | 漏極引腳 2。可以是輸入或輸出。 |
| D3 | 10 | I/O | 漏極引腳 3。可以是輸入或輸出。 |
| D4 | 7 | I/O | 漏極引腳 4。可以是輸入或輸出。 |
| GND | 5 | P | 接地 (0V) 基準 |
| N.C. | 12 | — | 無內部連接。可短接到 GND 或保持懸空。 |
| S1 | 3 | I/O | 源極引腳 1。可以是輸入或輸出。 |
| S2 | 14 | I/O | 源極引腳 2。可以是輸入或輸出。 |
| S3 | 11 | I/O | 源極引腳 3。可以是輸入或輸出。 |
| S4 | 6 | I/O | 源極引腳 4。可以是輸入或輸出。 |
| SEL1 | 1 | I | 邏輯控制輸入 1，具有內部 4MΩ 下拉電阻。控制通道 1 的狀態，如節 8.5 所示。 |
| SEL2 | 16 | I | 邏輯控制輸入 2，具有內部 4MΩ 下拉電阻。控制通道 2 的狀態，如節 8.5 所示。 |
| SEL3 | 9 | I | 邏輯控制輸入 3，具有內部 4MΩ 下拉電阻。控制通道 3 的狀態，如節 8.5 所示。 |
| SEL4 | 8 | I | 邏輯控制輸入 4，具有內部 4MΩ 下拉電阻。控制通道 4 的狀態，如節 8.5 所示。 |
| VDD | 13 | P | 正電源。該引腳是正電源電勢最高的引腳。為了實現可靠運行，應在 VDD 和 GND 之間連接一個 0.1μF 至 10μF 的去耦電容器。 |
| VSS | 4 | P | 負電源。該引腳是負電源電勢最高的引腳。在單電源應用中，該引腳可以接地。為了實現可靠運行，應在 VSS 和 GND 之間連接一個 0.1μF 至 10μF 的去耦電容器。 |
(1) I = 輸入，O = 輸出，I/O = 輸入和輸出，P = 電源。
(2) 有關如何處理未使用的引腳的信息，請參閱節 8.4。