ZHCSBS0C October 2013 – January 2015 TMS570LS3137-EP
PRODUCTION DATA.
- 1器件概述
- 2修訂歷史記錄
- 3Device Comparison Table
-
4Pin Configuration and Functions
- 4.1
Pin Diagrams
- 4.1.1
Pin Attributes
- 4.1.1.1
GWT Package
- 4.1.1.1.1 Multi-Buffered Analog-to-Digital Converters (MibADC)
- 4.1.1.1.2 Enhanced High-End Timer Modules (N2HET)
- 4.1.1.1.3 General-Purpose Input / Output (GPIO)
- 4.1.1.1.4 FlexRay Interface Controller (FlexRay)
- 4.1.1.1.5 Controller Area Network Controllers (DCAN)
- 4.1.1.1.6 Local Interconnect Network Interface Module (LIN)
- 4.1.1.1.7 Standard Serial Communication Interface (SCI)
- 4.1.1.1.8 Inter-Integrated Circuit Interface Module (I2C)
- 4.1.1.1.9 Standard Serial Peripheral Interface (SPI)
- 4.1.1.1.10 Multi-Buffered Serial Peripheral Interface Modules (MibSPI)
- 4.1.1.1.11 Ethernet Controller
- 4.1.1.1.12 External Memory Interface (EMIF)
- 4.1.1.1.13 Embedded Trace Macrocell for Cortex-R4F CPU (ETM-R4F)
- 4.1.1.1.14 RAM Trace Port (RTP)
- 4.1.1.1.15 Data Modification Module (DMM)
- 4.1.1.1.16 System Module Interface
- 4.1.1.1.17 Clock Inputs and Outputs
- 4.1.1.1.18 Test and Debug Modules Interface
- 4.1.1.1.19 Flash Supply and Test Pads
- 4.1.1.1.20 No Connects
- 4.1.1.1.21 Supply for Core Logic: 1.2V nominal
- 4.1.1.1.22 Supply for I/O Cells: 3.3V nominal
- 4.1.1.1.23 Ground Reference for All Supplies Except VCCAD
- 4.1.1.1
GWT Package
- 4.1.1
Pin Attributes
- 4.1
Pin Diagrams
-
5Specifications
- 5.1 Absolute Maximum Ratings
- 5.2 ESD Ratings
- 5.3 Power-On Hours (POH)
- 5.4 Recommended Operating Conditions
- 5.5 Power Consumption
- 5.6 Thermal Data
- 5.7 Switching Characteristics
- 5.8 Wait States Required
- 5.9 I/O Electrical Characteristics
- 5.10 Output Buffer Drive Strengths
- 5.11 Input Timings
- 5.12 Output Timings
- 5.13 Low-EMI Output Buffers
-
6System Information and Electrical Specifications
- 6.1 Device Power Domains
- 6.2 Voltage Monitor Characteristics
- 6.3 Power Sequencing and Power On Reset
- 6.4 Warm Reset (nRST)
- 6.5 ARM© Cortex-R4F CPU Information
- 6.6 Clocks
- 6.7 Clock Monitoring
- 6.8 Glitch Filters
- 6.9 Device Memory Map
- 6.10 Flash Memory
- 6.11 Tightly-Coupled RAM Interface Module
- 6.12 Parity Protection for Peripheral RAMs
- 6.13 On-Chip SRAM Initialization and Testing
- 6.14 External Memory Interface (EMIF)
- 6.15 Vectored Interrupt Manager
- 6.16 DMA Controller
- 6.17 Real Time Interrupt Module
- 6.18 Error Signaling Module
- 6.19 Reset / Abort / Error Sources
- 6.20 Digital Windowed Watchdog
- 6.21
Debug Subsystem
- 6.21.1 Block Diagram
- 6.21.2 Debug Components Memory Map
- 6.21.3 JTAG Identification Code
- 6.21.4 Debug ROM
- 6.21.5 JTAG Scan Interface Timings
- 6.21.6 Advanced JTAG Security Module
- 6.21.7 Embedded Trace Macrocell (ETM-R4)
- 6.21.8 RAM Trace Port (RTP)
- 6.21.9 Data Modification Module (DMM)
- 6.21.10 Boundary Scan Chain
-
7Peripheral Information
- 7.1 Peripheral Legend
- 7.2 Multi-Buffered 12bit Analog-to-Digital Converter
- 7.3 General-Purpose Input/Output
- 7.4 Enhanced High-End Timer (N2HET)
- 7.5 FlexRay Interface
- 7.6 Controller Area Network (DCAN)
- 7.7 Local Interconnect Network Interface (LIN)
- 7.8 Serial Communication Interface (SCI)
- 7.9 Inter-Integrated Circuit (I2C)
- 7.10 Multi-Buffered / Standard Serial Peripheral Interface
- 7.11 Ethernet Media Access Controller
- 8Device and Documentation Support
- 9Mechanical, Packaging, and Orderable Information
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- GWT|337
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
訂購信息
1 器件概述
1.1 特性
-
用于安全關鍵型應用的高性能微控制器
- 運行在鎖步中的雙中央處理單元 (CPU)
- 閃存和 RAM 接口上的 ECC
- 內(nèi)置 CPU 和片上 RAM 自檢
- 帶有錯誤引腳的錯誤信令模塊
- 電壓和時鐘監(jiān)視
- ARM®Cortex™ – R4F 32 位 RISC CPU
- 帶有 8 級管線的高效 1.66DMIPS/MHz
- 支持單精度和雙精度的浮點運算單元 (FPU)
- 12 區(qū)域內(nèi)存保護單元
- 帶有第三方支持的開放式架構
- 運行條件
- 高達180MHz 系統(tǒng)時鐘
- 內(nèi)核電源電壓 (VCC)：標稱值 1.2V
- I/O 電源電壓 (VCCOI)：標稱值 3.3V
- ADC 電源電壓 (VCCAD): 3.0 至 5.25V
- 采用 IP 模塊門級設計，工作溫度范圍為 -40°C 至 125°C，僅包含閃存，MibADC 定時器，nPORRST、N2HET 和 FlexRay
- 集成存儲器
- 支持 ECC 的 3MB 程序閃存
- 256KB 且支持 ECC 的 RAM
- 支持 ECC、用于仿真 EERPOM 的 64KB 閃存
- 16 位外部存儲器接口
- 通用平臺架構
- 系列間一致的存儲器映射
- 實時中斷定時器 (RTI) 操作系統(tǒng) (OS) 定時器
- 96 通道矢量中斷模塊 (VIM)
- 2 通道循環(huán)冗余校驗器 (CRC)
- 直接內(nèi)存訪問 (DMA) 控制器
- 16 通道和 32 控制數(shù)據(jù)包
- 針對控制數(shù)據(jù)包 RAM 的奇偶校驗保護
- 由專用 MPU 保護的 DMA 訪問
- 帶有內(nèi)置跳周檢測器的調頻鎖相環(huán) (FMPLL)
- 獨立的非調制 PLL
- IEEE 1149.1 JTAG，邊界掃描和 ARM CoreSight™ 組件
- JTAG 安全模塊
- 跟蹤和校準功能
- 嵌入式跟蹤宏單元 (ETM-R4)
- 數(shù)據(jù)修改模塊 (DMM)
- RAM 跟蹤端口 (RTP)
- 參數(shù)覆蓋模塊 (POM)
- 多通信接口
- 10/100Mbps 以太網(wǎng) MAC (EMAC)
- 符合 IEEE 802.3 標準（只適用于 3.3V I/O）
- 支持媒介獨立接口 (MII)，精簡媒介獨立接口 (RMII) 和管理數(shù)據(jù)輸入輸出 (MDIO)
- 帶有 2 個通道的 FlexRay 控制器
- 帶有奇偶檢驗保護的 8KB 消息 RAM
- 專用傳輸單元 (FTU)
- 3 個 CAN 控制器 (DCAN)
- 64 個郵箱，每個郵箱均具有奇偶校驗保護
- 與 CAN 協(xié)議 2.0B 版兼容
- 本地互連網(wǎng)絡 (LIN) 接口控制器
- 與 LIN 協(xié)議版本 2.1 兼容
- 可被配置為第二個 SCI
- 標準串行通信接口 (SCI)
- 內(nèi)部集成電路 (I2C)
- 3 個多通道經(jīng)緩沖串行外設接口 (MibSPI)
- 128 個字，每個字具有奇偶校驗保護
- 2 個標準串行外設接口 (SPI)
- 10/100Mbps 以太網(wǎng) MAC (EMAC)
- 2 個高端定時器模塊 (N2HET)
- N2HET1：32 個 可編程通道
- N2HET2：18 個可編程通道
- 160 個字指令 RAM，每個都帶有奇偶校驗保護
- 每個 N2HET 包括硬件角發(fā)生器
- 針對每個 N2HET (HTU) 的具有 MPU 的專用傳輸單元
- 2 個 10 或 12 位多通道經(jīng)緩沖 ADC 模塊
- ADC1：24 個通道
- ADC2：與 ADC1 共用的 16 個通道
- 64 個結果緩沖器，每個緩沖器具有奇偶校驗保護
- 16 個能夠生成中斷的通用輸入/輸出引腳 (GPIO)
- 封裝
- 337 球狀引腳柵格陣列 (SnPb)(GWT)
1.2 應用范圍
1.3 說明
TMS570LS3137-EP 器件是一款用于安全系統(tǒng)的高性能 系列微控制器。 此安全架構包括：
- 以鎖步模式運行的雙核 CPU
- CPU 和內(nèi)存內(nèi)置自檢 (BIST) 邏輯
- 閃存和數(shù)據(jù) SRAM 上的 ECC
- 外設存儲器的奇偶校驗
- 外設 I/O 上的回路功能
TMS570LS3137-EP 器件集成了 ARM Cortex-R4F 浮點 CPU，此 CPU 可提供一個高效的 1.66 DMIPS/MHz，并且 具有能夠以高達 180 MHz 運行的配置，從而提供高達 298 DMIPS。 此器件支持字不變大端序 [BE32] 格式。
TMS570LS3137-EP 器件具有 3MB 的集成閃存以及 256KB 的數(shù)據(jù) RAM，這些閃存和 RAM 支持單位錯誤校正和雙位錯誤檢測。 這個器件上的閃存存儲器是一個由 64 位寬數(shù)據(jù)總線接口實現(xiàn)的非易失性、電可擦除并且可編程的存儲器。 為了實現(xiàn)所有讀取、編程和擦除操作，此閃存運行在一個 3.3V 電源輸入上（與 I/O 電源一樣的電平）。 當處于管線模式中時，閃存可在高達 180MHz 的系統(tǒng)時鐘頻率下運行。 在字節(jié)、半字、字和雙字模式中，SRAM 支持單循環(huán)讀取和寫入訪問。
TMS570LS3137-EP 器件特有針對基于實時控制應用的外設，其中包括 2 個下一代高端定時器 (N2HET) 時序協(xié)處理器和 2 個支持多達 24 個輸入的 12 位模數(shù)轉換器 (ADC) 。
N2HET1 是一款高級智能定時器，此定時器能夠為實時應用提供精密的計時功能。 該定時器為軟件控制型，采用一個精簡指令集，并具有一個專用的定時器微級機和一個連接的 I/O 端口。 N2HET 可被用于脈寬調制輸出，捕捉或比較輸入，GPIO。 N2HET 特別適合于要求多個傳感器信息并且用復雜和準確時間脈沖來驅動致動器的應用。 一個高端定時器傳輸單元 (HTU) 能夠執(zhí)行 DMA 類型處理來與主存儲器之間傳輸 N2HET 數(shù)據(jù)。 一個內(nèi)存保護單元 (MPU) 被內(nèi)置于 HTU 內(nèi)。
此器件具有 2 個 12 位分辨率 MibADC，每個 MibADC 具有 24 個通道和受 64 字奇偶校驗保護的緩沖器 RAM。 MibADC 通道可被獨立轉換或者可針對順序轉換序列由軟件成組。 16 個通道可在兩個 MibADC 間共用。 有三個獨立的組。 當被觸發(fā)或者針對連續(xù)轉換模式進行配置后，每個序列可被轉換一次。
此器件有多個通信接口：3 個 MibSPI，，1 個 LIN，1 個SCI，3 個 DACN，1 個 I2C。 SPI 為相似移位寄存器類型器件之間串行高速通信的提供了一個便捷方法。 LIN 支持本地互聯(lián)標準 2.0 并可被用作一個使用標準不歸零碼 (NRZ) 格式的全雙工模式 UART。
DCAN 支持 CAN 2.0（A 和 B）協(xié)議標準并使用一個串行、多主控通信協(xié)議，此協(xié)議用高達 1Mbps 的穩(wěn)健耐用通信速率有效支持分布式實時控制。 DCAN 非常適合于工作于嘈雜和惡劣環(huán)境中的系統(tǒng)（例如，汽車網(wǎng)絡互連和工業(yè)領域），此類系統(tǒng)需要可靠的串行通信或多路復用布線。
I2C 模塊是一個多主控通信模塊，此模塊通過 I2C 串行總線在微控制器和一個 I2C 兼容器件之間提供一個接口。 此 I2C 支持 100Kbps 和 400Kbps 的速度。
此調頻鎖相環(huán) (FMPLL) 時鐘模塊被用來將外部頻率基準與一個內(nèi)部使用的更高頻率相乘。 這個器件上有兩個 FMPLL 模塊。 當被啟用時，這些模塊提供 7 個可能的時鐘源中的兩個到全局時鐘模塊 (GCM)。 此 GCM 管理可用時鐘源與器件時鐘域間的映射。
此器件還有一個外部時鐘前置分頻器 (ECP) 模塊，當被啟用時，此模塊在 ECLK 引腳/焊球上輸出一個連續(xù)外部時鐘。 ECLK 頻率是一個外設接口時鐘 (VCLK) 頻率的用戶可編程比例。 這個可被外部監(jiān)視的低頻輸出作為此器件運行頻率的指示器。
直接內(nèi)存訪問 (DMA) 控制器有 16 個通道，32 個控制數(shù)據(jù)包和針對其內(nèi)存的奇偶校驗保護。 在 DMA 中內(nèi)置了一個 MPU 來將 DMA 限制在存儲器的指定區(qū)域，并且保護存儲器系統(tǒng)的剩余部分不受 DMA 故障的影響。
錯誤信令模塊 (ESM) 監(jiān)控所有器件錯誤并在檢測到一個故障時確定是生成一個中斷還是觸發(fā)一個外部 ERROR 引腳。 可從外部監(jiān)視此 ERROR 引腳，將其作為一個微控制器內(nèi)故障條件的指示器。
外部存儲器接口 (EMIF) 提供芯片外擴展功能，此功能可實現(xiàn)與同步 DRAM (SDRAM) 器件、異步存儲器、外設或現(xiàn)場可編程門陣列 (FPGA) 器件的對接。
執(zhí)行幾個接口來提高應用代碼的調試能力。 除了內(nèi)置的 ARM Cortex-R4F CoreSight 調試特性，一個外部跟蹤宏單元 (ETM) 提供程序執(zhí)行的指令和數(shù)據(jù)跟蹤。 為了實現(xiàn)儀器測量的目的，執(zhí)行了一個 RAM 跟蹤端口模塊 (RTP) 來支持由 CPU 或者任何其它主控所訪問的 RAM 和外設的高速跟蹤。 一個數(shù)據(jù)修改模塊 (DMM) 提供向器件內(nèi)存寫入外部數(shù)據(jù)的功能。 RTP 和 DMM 對于應用代碼的程序執(zhí)行時間沒有影響或者只有很小的影響。 一個參數(shù)覆蓋模塊 (POM) 可將閃存訪問重新路由至內(nèi)部存儲器或 EMIF。 這個重新路由可對照生產(chǎn)代碼對參數(shù)和表格進行動態(tài)校準，而無需重建代碼以明確訪問 RAM 或停止處理器來重新編輯數(shù)據(jù)閃存。
借助集成的安全特性和通信與控制外設的廣泛選擇， 器件是針對具有安全關鍵要求的高性能實時控制應用的理想解決方案。
1.4 功能方框圖
Figure 1-1 功能方框圖