6 引腳配置和功能

圖 6-1 20 引腳 QFNRDL 封裝（頂視圖）

表 6-1 引腳功能

引腳		類型⁽¹⁾	說明
名稱	編號(hào)	類型⁽¹⁾	說明
VIN1、VIN2	1、16	P	輸入電源電壓。將輸入電源連接到這些引腳。連接這些引腳和 PGND 層之間靠近器件的輸入電容器。
SW	2	O	開關(guān)節(jié)點(diǎn)。請(qǐng)勿在此引腳上放置任何外部元件或連接到任何信號(hào)。必須將此引腳上的覆銅量保持在最小，以防止出現(xiàn)噪聲和 EMI 問題。
CBOOT	3	I/O	內(nèi)部高側(cè)柵極驅(qū)動(dòng)器的自動(dòng)加載 (bootstrap) 引腳。一個(gè) 100nF 自舉電容器在內(nèi)部從此引腳連接至模塊內(nèi)的 SW，以提供自舉電壓。CBOOT 與 RBOOT 結(jié)合使用可有效降低內(nèi)部串聯(lián)自舉電阻值，從而在必要時(shí)調(diào)整開關(guān)節(jié)點(diǎn)壓擺率。
RBOOT	4	I/O	外部自舉電阻器連接。在器件內(nèi)部，RBOOT 和 CBOOT 之間連接一個(gè) 100Ω 自舉電阻器。RBOOT 與 CBOOT 結(jié)合使用可有效降低內(nèi)部串聯(lián)自舉電阻值，從而在必要時(shí)調(diào)整開關(guān)節(jié)點(diǎn)壓擺率。
VLDOIN	5	P	輸入偏置電壓。為內(nèi)部控制電路供電的內(nèi)部 LDO 的輸入。連接到輸出電壓點(diǎn)以提高效率。將一個(gè)可選的優(yōu)質(zhì) 0.1μF 至 1μF 電容器從該引腳接地，以提高抗噪性。如果輸出電壓高于 12V，則將該引腳接地。
AGND	6、11	G	模擬接地。內(nèi)部基準(zhǔn)和邏輯的零電壓基準(zhǔn)。所有電氣參數(shù)都是相對(duì)于這個(gè)引腳測量的。這些引腳必須連接到 PGND。有關(guān)推薦的布局，請(qǐng)參閱節(jié) 11.2。
VCC	7	O	內(nèi)部 LDO 輸出。用作內(nèi)部控制電路的電源。不要連接至任何外部負(fù)載。一個(gè) 1μF 電容器在內(nèi)部從 VCC 連接到 AGND。
VOUT1、VOUT2	8, 9	P	輸出電壓。這些引腳連接到內(nèi)部降壓電感器。將這些引腳連接到輸出負(fù)載，并在這些引腳和 PGND 之間連接外部輸出電容器。
FB	10	I	反饋輸入。將反饋電阻分壓器的中點(diǎn)連接到此引腳。將反饋分壓器的上部電阻器 (R_FBT) 連接到所需調(diào)節(jié)點(diǎn)的 V_OUT。將反饋分壓器的下部電阻器 (R_FBB) 連接至 AGND。請(qǐng)勿保持懸空或接地。
RT	12	I	頻率設(shè)置引腳，用于通過在 RT 至 AGND 之間放置一個(gè)外部電阻器來在 200kHz 和 2.2MHz 之間設(shè)置開關(guān)頻率。請(qǐng)勿保持懸空或接地。
PG	13	O	開漏電源正常狀態(tài)監(jiān)控器輸出，如果 FB 電壓不在指定窗口閾值范圍內(nèi)，該輸出將置為低電平。需要一個(gè) 10kΩ 至 100kΩ 的上拉電阻來上拉至合適的電壓。如不使用，則 PG 既可以保持懸空狀態(tài)，也可以連接到 GND。
EN	14	I	精密使能輸入引腳。高電平 = 開啟，低電平 = 關(guān)閉。可連接至 VIN。精密使能允許將引腳用作可調(diào)節(jié)輸入電壓 UVLO。通過使用一個(gè)漏極開路/集電極器件將此引腳連接到 AGND，可將該模塊關(guān)閉。在此引腳、VIN 和 AGND 之間連接一個(gè)外部電阻分壓器，實(shí)現(xiàn)外部 UVLO。
NC	15	—	無連接。連接到 GND 或保持懸空。
PGND	17、18、19、20	G	電源接地。這是此器件功率級(jí)的電流回流路徑。將這些焊盤連接到輸入電源回路、負(fù)載回路以及與 VIN 和 VOUT 引腳關(guān)聯(lián)的電容器。有關(guān)推薦的布局，請(qǐng)參閱節(jié) 11.2。

(1) P = 電源，G = 接地，I = 輸入，O = 輸出