ZHCSVY5A May 2024 – July 2025 TLV1812-EP , TLV1822-EP
PRODUCTION DATA
TLV1822-EP 具有一個僅灌入的開漏(通常也稱為集電極開路)輸出級,可將輸出邏輯電平上拉至一個外部電壓(0V 至 40V),而不受比較器電源電壓 (V+) 的影響。該開漏輸出允許對多個開漏輸出進行邏輯或運算和邏輯電平轉換。TI 建議將上拉電阻器電流設置為 100uA 至 1mA。較低的上拉電阻值有助于增加上升沿的上升時間,但代價是增加 VOL 和功耗。上升時間將取決于總上拉電阻和總負載電容的時間常數。大阻值上拉電阻 (>1MΩ) 將在輸出 RC 時間常數的影響下產生指數上升沿并增加上升時間。
直接將輸出短接至 V+ 可導致熱失控,并最終在高上拉電壓 (>12V) 下摧毀器件。如果可能發生輸出短路,建議使用一個串聯限流電阻器來限制功率耗散。
未使用的開漏輸出可保持懸空,如果不允許使用懸空引腳,也可以連接到 V- 引腳。