ZHCSDU7C July 2015 – September 2017 TLK10031
PRODUCTION DATA.
運行在 10GBASE-KR 模式時,TLK10031 將對出現(xiàn)在其低速 (LS) 端數(shù)據(jù)輸入上的 8B/10B 已編碼 XAUI 數(shù)據(jù)流進行串行化。經(jīng)串行化的 8B/10B 已編碼數(shù)據(jù)以 64B/66B 編碼格式出現(xiàn)在高速 (HS) 端輸出上。同樣,TLK10031 對出現(xiàn)在其高速端數(shù)據(jù)輸入上的 64B/66B 已編碼數(shù)據(jù)流進行解串化操作。反序列化的 64B/66B 數(shù)據(jù)在低速側(cè)輸出端以 XAUI 8B/10B 格式呈現(xiàn)。此模式下支持鏈路訓練以及針對擴展長度 應用的前向糾錯 (FEC)。
運行在通用 SERDES 模式時,TLK10031 將對出現(xiàn)在其低速 (LS) 端數(shù)據(jù)輸入上的 8B/10B 已編碼數(shù)據(jù)流進行 2:1 和 4:1 串行化。經(jīng)串化的 8B/10B 已編碼數(shù)據(jù)出現(xiàn)在高速 (HS) 端輸出上。同樣,TLK10031 對出現(xiàn)在其高速端數(shù)據(jù)輸入上的 8B/10B 已編碼數(shù)據(jù)流進行 1:2 和 1:4 解串化操作。經(jīng)解串化的 8B/10B 編碼數(shù)據(jù)出現(xiàn)在低速端輸出上。根據(jù)串化/解串化比率,低速端數(shù)據(jù)傳輸速率范圍介于 0.5Gbps 至 5Gbps 之間,而高速端數(shù)據(jù)傳輸速率介于 1Gbps 至 10Gbps 之間。還支持 1:1 重定時模式,但是速率限制在 1Gbps 至 5Gbps。
TLK10031 還支持具有 PCS (CTC) 功能的 1G-KX (1.25Gbps) 模式。通過軟件服務開通或者自動協(xié)商可啟用這個模式。如果使用了軟件服務開通,那么支持的數(shù)據(jù)傳輸速率可高達 3.125Gbps。
TLK10031 采用了 內(nèi)置的交叉點開關,此開關可實現(xiàn)冗余輸出和簡便的數(shù)據(jù)重路由。每個輸出端口(高速或低速)能夠被配置成輸出來自任一器件輸入端口的數(shù)據(jù)。此切換可通過一個硬件引腳或軟件控制來啟動,并可被配置成立即切換,或配置成在當前數(shù)據(jù)包的末尾后出現(xiàn)。這可在不破壞數(shù)據(jù)包的情況下實現(xiàn)數(shù)據(jù)源之間的切換。
低速端和高速端數(shù)據(jù)輸入和輸出是具有集成端接電阻器的差分電流模式邏輯 (CML) 類型。
TLK10031 提供了靈活的計時機制以支持不同操作。這些機制包括對使用一個從高速端恢復的外部抖動清除時鐘進行計時的支持。此器件還能夠在 10GBASE-KR 和 1GBASE-KX 模式下執(zhí)行時鐘容限補償 (CTC),從而實現(xiàn)異步計時。
TLK10031 提供了低速端和高速端回路模式以用于自檢和系統(tǒng)診斷用途。
TLK10031 具有內(nèi)置模式生成器和驗證器,這有助于進行系統(tǒng)測試。此器件支持不同 PRBS,高/低/混合頻率,CRPAT 長/短,CJPAT,和 KR 偽隨機測試模式的生成和驗證以及方波生成。低速端和高速端上支持的模式類型取決于所選擇的操作模式。
TLK10031 在高速端和低速端都具有一個集成信號損失 (LOS) 檢測功能。當輸入差分電壓擺幅低于 LOS 有效閾值時,LOS 被置為有效。
TLK10031 的低速端非常適合與現(xiàn)場可編程柵極陣列 (FPGA)、特定用途集成電路 (ASIC)、媒體訪問控制器 (MAC) 或能夠處理較低速率串行數(shù)據(jù)流的網(wǎng)絡處理器對接。高速端非常適合通過光纖、電纜、或者背板接口與遠程系統(tǒng)對接。該器件支持 SFP 和 SFP+ 光纖模塊以及 10GBASE-KR 兼容背板系統(tǒng)。