ZHCSXC6 November 2024 TLC6989
PRODUCTION DATA
TXFIFO 深度 (TXFFLVL) 控制 CCSI 控制器開始傳輸獨(dú)立于 SPI CRC 的 SPI 轉(zhuǎn)發(fā)命令。通過正確設(shè)置 FIFO 深度,可以防止 FIFO 溢出和下溢。設(shè)置取決于 SPI 時(shí)鐘頻率和 CCSI 時(shí)鐘頻率之間的差異、提供給 SPI 外設(shè)的時(shí)鐘精度、CCSI 控制器時(shí)鐘的精度,以及要轉(zhuǎn)發(fā)的數(shù)據(jù)的最大長度。
RXFIFO 深度 (RXFFLVL) 控制數(shù)據(jù)就緒 (DRDY) 中斷。當(dāng) RXFIFO 上的數(shù)據(jù)字?jǐn)?shù)超過 RXFFLVL 時(shí),DRDY 引腳變?yōu)檫壿嫷碗娖健T?RXFIFO 上沒有更多字之前,該 DRDY 引腳保持邏輯低電平。RXFFLVL 設(shè)置與 TXFFLVL 具有相同的相關(guān)性,只是將要轉(zhuǎn)發(fā)的數(shù)據(jù)的最大長度替換為 CCSI 外設(shè)接收的數(shù)據(jù)字?jǐn)?shù)上限。圖 7-7 中描述了 DRDY 引腳行為的示例。
當(dāng)檢測到 END 字節(jié)且 RXFIFO 中的字?jǐn)?shù)尚未達(dá)到 RXFFLVL 時(shí),DRDY 引腳也會變?yōu)檫壿嫷碗娖健?/p>