ZHCSIL7A July 2018 – November 2018 TL431LI , TL432LI
PRODUCTION DATA.
為了使 TL43xLI 能夠正常地用作比較器,邏輯輸出必須可供邏輯接收器件讀取。這是通過了解輸入高低電平閾值電壓電平(通常表示為 VIH 和d VIL)來實現的。
如Figure 21 中所示,TL43xLI 在開環/比較器模式下的輸出低電平電壓為大約 2V,這通常已經足夠支持 5V 的供應邏輯。但卻無法支持 3.3V 和 1.8V 的供應邏輯。為了適應這種情況,可以在輸出端連接一個電阻分壓器,以將輸出電壓衰減到方便低電壓邏輯接收器件讀取的電壓。
TL43xLI 的輸出高電壓等于 VSUP,因為 TL43xLI 處于集電極開路狀態。如果 VSUP 遠高于接收邏輯的最大輸入電壓容差,則必須對輸出進行衰減,以確保輸出邏輯的穩定性。
當在輸出端上使用電阻分壓器時,務必要使電阻分壓器(Figure 20 中的 R1 和 R2)的和遠高于 RSUP,以免影響 TL43xLI 在關閉時將電壓拉近至 VSUP 的能力。