為了使用 THS4631 等高頻放大器實現(xiàn)優(yōu)化的性能，需要特別注意電路板布局布線的寄生和外部元件類型。
優(yōu)化性能的建議包括：
- 盡可能減小所有信號 I/O 引腳的連接到任何交流接地端的寄生電容。輸出和輸入引腳上的寄生電容可能會導致不穩(wěn)定。為了減少不必要的電容，可以在這些引腳周圍的所有接地平面和電源平面中打開信號 I/O 引腳周圍的窗口。否則，接地平面和電源平面可以在電路板上的其他地方完好無損。
- 盡可能縮短電源引腳與高頻 0.1μF 和 100pF 去耦電容器之間的距離 (< 0.25”)。在器件引腳上，避免將接地平面和電源平面布局靠近信號 I/O 引腳。避免電源布線和接地布線過于狹窄，以便盡可能減小引腳和去耦電容器之間的電感。電源連接應始終與這些電容器去耦合。在主電源引腳上使用較大的（6.8μF 及以上）去耦鉭電容器（在較低頻率下有效）。將此類電容器放置在離器件稍遠的地方，并在 PCB 同一區(qū)域的多個器件之間共享這些電容器。
- 謹慎選擇和放置外部器件有助于確保 THS4631 的高頻性能。使用電抗類型非常低的電阻器。表面貼裝式電阻器最適合，并可實現(xiàn)更緊密的總體布局。同樣，盡可能縮短引線和 PCB 布線。切勿在高頻應用中使用繞線式電阻器。由于輸出引腳和反相輸入引腳對寄生電容極為敏感，因此務必分別將反饋電阻器和串聯(lián)輸出電阻器（如有）盡可能靠近反相輸入和輸出引腳放置。將其他網(wǎng)絡組件（例如輸入終端電阻器）放置在增益設置電阻器附近。即使很小的寄生電容對外部電阻器進行分流，過高的電阻值也會產(chǎn)生明顯的時間常數(shù)，從而降低性能。優(yōu)質軸向金屬膜或表面貼裝電阻器有大約 0.2pF 的電容與電阻器并聯(lián)。對于大于 2.0kΩ 的電阻器阻值，該寄生電容可能會引入一個極點、零點或二者皆有，從而影響電路運行。根據(jù)負載驅動注意事項的要求，盡可能降低電阻值。
- 使用較短的直接布線或通過板載傳輸線實現(xiàn)與電路板上其他寬帶器件的連接。對于短連接，應考慮將布線和下一個器件的輸入視為集總容性負載。應使用相對較寬的布線（50 密耳至 100 密耳），最好在其周圍打開接地平面和電源平面。估算總電容負載，并確定是否需要在輸出端使用隔離電阻器。低寄生電容負載 (< 4pF) 通常不需要 RS，因為 THS4631 會得到額定補償，從而使用 2pF 的寄生負載運行。隨著信號增益的增加（增加空載相位裕度），無 RS 情況下亦可支持更高的寄生電容負載。如果需要很長的布線，并且可以接受雙端接傳輸線固有的 6dB 信號損耗，則可以使用微帶或帶狀線技術來實施匹配阻抗傳輸線（有關微帶和帶狀線布局技術，請參閱 ECL 設計手冊）。電路板上通常不需要 50Ω 阻抗的環(huán)境，實際上，較高阻抗的環(huán)境可以改善失真（另請參閱失真與負載間的關系圖）。在電路板上使用連接到 THS4631 輸出端引線的匹配串聯(lián)電阻器，以及位于目標器件輸入端的終端分流電阻器（這些電阻器具有根據(jù)電路板材料和引線尺寸定義的特性電路板引線阻抗）。還應注意，端接阻抗是分流電阻器和目標器件輸入阻抗的并聯(lián)組合；將該總有效阻抗設置為與引線阻抗相匹配。如果不能接受雙端接傳輸線的 6dB 衰減，則只能在源端對長引線進行串聯(lián)短接。在本例中，應將布線視為電容負載。源端端接無法保持信號完整性以及雙端接線路。如果目標器件的輸入阻抗較低，則由于連接到端接阻抗的串聯(lián)輸出會形成分壓器，因此會出現(xiàn)一定程度的信號衰減。
- 建議不要插入 THS4631 之類的高速器件。由插座引起的額外引線長度和引腳間電容可能會造成相當麻煩的寄生網(wǎng)絡，從而幾乎不可能實現(xiàn)平穩(wěn)的頻率響應。通過將 THS4631 器件直接焊接到電路板上可獲得最佳效果。