ZHCSWQ4B July 2024 – December 2024 TCAN1043N-Q1
PRODMIX
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |||
|---|---|---|---|---|---|---|---|---|
| 驅動器特性 | ||||||||
| tprop(TxD-busrec) | 傳播延遲時間，TXD 高電平到驅動器隱性 | 傳播延遲時間，TXD 高電平到驅動器隱性 | RL = 60Ω，CL = 100pF，RCM = 開路 請參閱圖 6-4 |
25 | 50 | 90 | ns | |
| tprop(TxD-busdom) | 傳播延遲時間，TXD 低電平到驅動器顯性 | 25 | 50 | 90 | ns | |||
| tsk(p) | 脈沖偏斜 (|tpHR - tpLD|) | 4 | ns | |||||
| tR | 差分輸出信號上升時間 | 40 | ns | |||||
| tF | 差分輸出信號下降時間 | 40 | ns | |||||
| tTXDDTO | 顯性超時 | TXD = 0V，RL = 60Ω，CL = 開路 請參閱圖 6-7 |
1.2 | 3.8 | ms | |||
| 接收器特性 | ||||||||
| tprop(busrec-RxD) | 傳播延遲時間，總線隱性輸入到 RXD 高電平 | CL(RXD) = 15pF 請參閱圖 6-5 |
25 | 75 | 140 | ns | ||
| tprop(busdom-RxD) | 傳播延遲時間，總線顯性輸入到 RXD 低電平輸出 | 20 | 75 | 130 | ns | |||
| tR | 輸出信號上升時間 (RXD) | 4 | ns | |||||
| tF | 輸出信號下降時間 (RXD) | 4 | ns | |||||
| tBUSDOM | 顯性超時 | RL = 60Ω，CL = 開路 請參閱圖 6-5 |
1.4 | 3.8 | ms | |||
| CAN FD 特性 | ||||||||
| tΔBIT(BUS)(1) | tBIT(TXD) = 500ns 時 CAN 總線輸出引腳上的發送隱性位寬時間差 | tBIT(TXD) = 500ns 時 CAN 總線輸出引腳上的發送隱性位寬時間差 | RL = 60Ω，CL1 = 開路，CL2 = 100pF，CL(RXD) = 15pF tΔBit(BUS) = tBIT(BUS) -tBIT(TXD) 請參閱圖 6-6 |
-50 | 25 | ns | ||
| tΔBIT(BUS)(1) | tBIT(TXD) = 200ns 時 CAN 總線輸出引腳上的發送隱性位寬時間差 | tBIT(TXD) = 200ns 時 CAN 總線輸出引腳上的發送隱性位寬時間差 | RL = 60Ω，CL1 = 開路，CL2 = 100pF，CL(RXD) = 15pF tΔBit(BUS) = tBIT(BUS) -tBIT(TXD) 請參閱圖 6-6 |
-40 | 10 | ns | ||
| tΔBIT(BUS)(1) | tBIT(TXD) = 125ns 時 CAN 總線輸出引腳上的發送隱性位寬時間差 | tBIT(TXD) = 125ns 時 CAN 總線輸出引腳上的發送隱性位寬時間差 | RL = 60Ω，CL1 = 開路，CL2 = 100pF，CL(RXD) = 15pF tΔBit(BUS) = tBIT(BUS) -tBIT(TXD) 請參閱圖 6-6 |
-45 | 10 | ns | ||
| tΔBIT(RXD)(1) | tBIT(TXD) = 500ns 時 RXD 輸出引腳上的接收隱性位寬時間差 | tBIT(TXD) = 500ns 時 RXD 輸出引腳上的接收隱性位寬時間差 | RL = 60Ω，CL1 = 開路，CL2 = 100pF，CL(RXD) = 15pF tΔBit(RXD) = tBIT(RXD) -tBIT(TXD) 請參閱圖 6-6 |
-90 | 40 | ns | ||
| tΔBIT(RXD)(1) | tBIT(TXD) = 200ns 時 RXD 輸出引腳上的接收隱性位寬時間差 | tBIT(TXD) = 200ns 時 RXD 輸出引腳上的接收隱性位寬時間差 | RL = 60Ω，CL1 = 開路，CL2 = 100pF，CL(RXD) = 15pF tΔBit(RXD) = tBIT(RXD) -tBIT(TXD) 請參閱圖 6-6 |
-70 | 20 | ns | ||
| tΔBIT(RXD)(1) | tBIT(TXD) = 125ns 時 RXD 輸出引腳上的接收隱性位寬時間差 | tBIT(TXD) = 125ns 時 RXD 輸出引腳上的接收隱性位寬時間差 | RL = 60Ω，CL1 = 開路，CL2 = 100pF，CL(RXD) = 15pF tΔBit(RXD) = tBIT(RXD) -tBIT(TXD) 請參閱圖 6-6 |
-65 | 20 | ns | ||
| tΔREC(1) | tBIT(TXD) = 500ns 時的接收器時序對稱性 | RL = 60Ω，CL1 = 開路，CL2 = 100pF，CL(RXD) = 15pF ΔtREC = tBIT(RXD) - tBIT(BUS) 請參閱圖 6-6 |
-50 | 20 | ns | |||
| tBIT(TXD) = 200ns 時的接收器時序對稱性 | RL = 60Ω，CL1 = 開路，CL2 = 100pF，CL(RXD) = 15pF ΔtREC = tBIT(RXD) - tBIT(BUS) 請參閱圖 6-6 |
-45 | 15 | ns | ||||
| tBIT(TXD) = 125ns 時的接收器時序對稱性(2) | RL = 60Ω，CL1 = 開路，CL2 = 100pF，CL(RXD) = 15pF ΔtREC = tBIT(RXD) - tBIT(BUS) 請參閱圖 6-6 |
-25 | 10 | ns | ||||