ZHCSMG1E July 2004 – March 2024 SN74LVC1G123
PRODUCTION DATA

圖 4-2 DCU 封裝8 引腳 VSSOP頂視圖
圖 4-3 YZP 封裝8 引腳 DSBGA底視圖| 引腳 | I/O | 說(shuō)明 | |
|---|---|---|---|
| 名稱(chēng) | 編號(hào) | ||
| A | 1 | I | 下降沿敏感輸入;需要 B 和 CLR 保持高電平。 |
| B | 2 | I | 上升沿敏感輸入;需要 A 保持低電平,同時(shí) CLR 保持高電平。 |
| CLR | 3 | I | 清零、低電平有效;如果 A 保持低電平并且 B 保持高電平,也可作為上升沿敏感輸入。 |
| GND | 4 | — | 接地 |
| Q | 5 | O | 輸出 |
| Cext | 6 | — | 僅連接到外部電容器 |
| Rext/Cext | 7 | — | 連接到外部電容器和電阻器 |
| VCC | 8 | — | 電源 |