ZHCSSU4 august 2023 SN74LV6T06
PRODUCTION DATA
該器件包括開漏 CMOS 輸出。開漏輸出僅能將輸出驅動為低電平。當處于邏輯高電平狀態時，開漏輸出將處于高阻態。此器件的驅動能力可能在輕負載時產生快速邊緣，因此應考慮布線和負載條件以防止振鈴。此外，該器件的輸出能夠驅動的電流比此器件能夠承受的電流更大，而不會損壞器件。務必限制器件的輸出功率，以避免因過電流而損壞器件。必須始終遵守絕對最大額定值 中規定的電氣和熱限值。
當置于高阻態時，輸出既不會拉出電流，也不會灌入電流，但電氣特性 表中定義的小漏電流除外。在高阻抗狀態下，輸出電壓不受器件控制，而取決于外部因素。如果沒有其他驅動器連接到該節點，則這稱為懸空節點且電壓未知。上拉電阻可以連接到輸出端，以便當輸出端處于高阻態時在輸出端提供已知電壓。電阻值將取決于多種因素，包括寄生電容和功耗限制。通常，可以使用 10kΩ 電阻器來滿足這些要求。
未使用的開漏 CMOS 輸出應保持斷開狀態。