ZHCSXQ4H December 1999 – January 2025 SN74LV221A
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
圖 3-1 SN74LV221A D、DB、DGV、NS 或 PW 封裝;16 引腳 SOIC、SSOP、TVSOP、SOP 或 TSSOP(頂視圖)| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 編號 | 名稱 | ||
| 1 | 1 A | I | 當(dāng) 1B = H 時,通道 1 下降沿觸發(fā)輸入;其他輸入方式時,保持低電平 |
| 2 | 1B | I | 當(dāng) 1 A = L 時,通道 1 上升沿觸發(fā)輸入;其他輸入方式時,保持高電平 |
| 3 | 1 CLR | I | 當(dāng) 1 A = L 并且 1 B = H 時,通道 1 上升沿觸發(fā);其他輸入方法時,保持高電平;輸出期間,可通過驅(qū)動低電平的方式,縮短脈沖長度 |
| 4 | 1 Q | O | 通道 1 反相輸出 |
| 5 | 2Q | O | 通道 2 輸出 |
| 6 | 2Cext | — | 通道 2 外部電容負(fù)連接 |
| 7 | 2Rext/Cext | — | 通道 2 外部電容和電阻器結(jié)連接 |
| 8 | GND | — | 接地 |
| 9 | 2 A | I | 當(dāng) 2B = H 時,通道 2 下降沿觸發(fā)輸入;其他輸入方式時,保持低電平 |
| 10 | 2B | I | 當(dāng) 2 A = L 時,通道 2 上升沿觸發(fā)輸入;其他輸入方式時,保持高電平 |
| 11 | 2 CLR | I | 當(dāng) 2 A = L 并且 2 B = H 時,通道 2 上升沿觸發(fā);其他輸入方法時,保持高電平;輸出期間,可通過驅(qū)動低電平的方式,縮短脈沖長度 |
| 12 | 2 Q | O | 通道 2 反相輸出 |
| 13 | 1Q | O | 通道 1 輸出 |
| 14 | 1Cext | — | 通道 1 外部電容負(fù)連接 |
| 15 | 1Rext/Cext | — | 通道 1 外部電容和電阻器結(jié)連接 |
| 16 | VCC | — | 電源 |