ZHCSSH9N December 1995 – February 2024 SN54AHC74 , SN74AHC74
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
圖 4-1 SN54AHC74 J 或 W 封裝,14 引腳 CDIP 或 CFP(頂視圖)
圖 4-2 SN74AHC74 D、DB、DGV、N、NS 或 PW 封裝,14 引腳 SOIC、SSOP、TVSOP、PDIP、SO 或 TSSOP(頂視圖)
圖 4-3 SN74AHC74 RGY 或 BQA 封裝,14 引腳 VQFN 或 WQFN,帶外露散熱焊盤(頂視圖)
| 引腳 | 類型(1) | 說明 | ||||
|---|---|---|---|---|---|---|
| 名稱 | CDIP 或 CFP | SOIC、SSOP、TVSOP、PDIP、SO 或 TSSOP | VQFN、WQFN | LCCC | ||
| 1CLK | 3 | 3 | 3 | 4 | I | 通道 1 時鐘,上升沿觸發 |
| 1 CLR | 1 | 1 | 1 | 2 | I | 通道 1 清零,低電平有效 |
| 1D | 2 | 2 | 2 | 3 | I | 通道 1 數據 |
| 1 PRE | 4 | 4 | 4 | 6 | I | 通道 1 預設,低電平有效 |
| 1Q | 5 | 5 | 5 | 8 | O | 通道 1 輸出 |
| 1 Q | 6 | 6 | 6 | 9 | O | 通道 1 反相輸出 |
| 2CLK | 11 | 11 | 11 | 16 | I | 通道 2 時鐘,上升沿觸發 |
| 2 CLR | 13 | 13 | 13 | 19 | I | 通道 2 清零,低電平有效 |
| 2D | 12 | 12 | 12 | 18 | I | 通道 2 數據 |
| 2 PRE | 10 | 10 | 10 | 14 | I | 通道 2 預設,低電平有效 |
| 2Q | 9 | 9 | 9 | 13 | O | 通道 2 輸出 |
| 2 Q | 8 | 8 | 8 | 12 | O | 通道 2 反相輸出 |
| GND | 7 | 7 | 7 | 10 | — | 接地 |
| NC | — | — | — | 1、5、7、11、15、17 | — | 無內部連接 |
| VCC | 14 | 14 | 14 | 20 | 正電源 | |
| 散熱焊盤 | — | 散熱焊盤 | ||||