ZHCSSL9A July 2023 – October 2023 SN74AHC1G125-Q1
PRODUCTION DATA
輸入信號必須超過 VIL(max) 才能被視為邏輯低電平，超過 VIH(min) 才能被視為邏輯高電平。不要超過絕對最大額定值 中的最大輸入電壓范圍。
未使用的輸入必須端接至 VCC 或地。如果輸入完全不使用，則可以直接端接未使用的輸入，如果有時要使用輸入，但并非始終使用，則可以使用上拉或下拉電阻器連接輸入。上拉電阻用于默認高電平狀態，下拉電阻用于默認低電平狀態?？刂破鞯尿寗与娏?、進入 SN74AHC1G125-Q1 的漏電流（如電氣特性 中所規定）以及所需輸入轉換率會限制電阻大小。由于這些因素，通常使用 10kΩ 的電阻值。
SN74AHC1G125-Q1 具有 CMOS 輸入，因此需要進行快速輸入轉換才能正常工作，如建議的工作條件 表中所定義。緩慢的輸入轉換會導致振蕩、額外的功耗以及器件可靠性下降。
有關此器件的輸入的附加信息，請參閱特性描述 部分。