ZHCSUA8A March 2024 – February 2024 PCM5140-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 器件比較表
- 5 引腳配置和功能
- 6 規格
-
7 詳細說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說明
- 7.3.1 串行接口
- 7.3.2 鎖相環 (PLL) 和時鐘生成
- 7.3.3 輸入通道配置
- 7.3.4 基準電壓
- 7.3.5 可編程麥克風偏置
- 7.3.6
信號鏈處理
- 7.3.6.1 可編程通道增益和數字音量控制
- 7.3.6.2 可編程通道增益校準
- 7.3.6.3 可編程通道相位校準
- 7.3.6.4 可編程數字高通濾波器
- 7.3.6.5 可編程數字雙二階濾波器
- 7.3.6.6 可編程通道加法器和數字混頻器
- 7.3.6.7
可配置數字抽取濾波器
- 7.3.6.7.1
線性相位濾波器
- 7.3.6.7.1.1 采樣速率：8kHz 或 7.35kHz
- 7.3.6.7.1.2 采樣速率：16kHz 或 14.7kHz
- 7.3.6.7.1.3 采樣速率：24kHz 或 22.05kHz
- 7.3.6.7.1.4 采樣速率：32kHz 或 29.4kHz
- 7.3.6.7.1.5 采樣速率：48kHz 或 44.1kHz
- 7.3.6.7.1.6 采樣速率：96kHz 或 88.2kHz
- 7.3.6.7.1.7 采樣速率：192kHz 或 176.4kHz
- 7.3.6.7.1.8 采樣速率：384kHz 或 352.8kHz
- 7.3.6.7.1.9 采樣速率：768kHz 至 705.6kHz
- 7.3.6.7.2 低延遲濾波器
- 7.3.6.7.3 超低延遲濾波器
- 7.3.6.7.1
線性相位濾波器
- 7.3.7 動態范圍增強器 (DRE)
- 7.3.8 自動增益控制器 (AGC)
- 7.3.9 數字 PDM 麥克風錄音通道
- 7.3.10 中斷、狀態和數字 I/O 引腳多路復用
- 7.4 器件功能模式
- 7.5 編程
- 7.6
寄存器映射
- 7.6.1
器件配置寄存器
- 7.6.1.1
寄存器說明
- 7.6.1.1.1 PAGE_CFG 寄存器（頁面 = 0x00，地址 = 0x00）[復位 = 0h]
- 7.6.1.1.2 SW_RESET 寄存器（頁面 = 0x00，地址 = 0x01）[復位 = 0h]
- 7.6.1.1.3 SLEEP_CFG 寄存器（頁面 = 0x00，地址 = 0x02）[復位 = 0h]
- 7.6.1.1.4 SHDN_CFG 寄存器（頁面 = 0x00，地址 = 0x05）[復位 = 5h]
- 7.6.1.1.5 ASI_CFG0 寄存器（頁面 = 0x00，地址 = 0x07）[復位 = 30h]
- 7.6.1.1.6 ASI_CFG1 寄存器（頁面 = 0x00，地址 = 0x08）[復位 = 0h]
- 7.6.1.1.7 ASI_CFG2 寄存器（頁面 = 0x00，地址 = 0x09）[復位 = 0h]
- 7.6.1.1.8 ASI_CH1 寄存器（頁面 = 0x00，地址 = 0x0B）[復位 = 0h]
- 7.6.1.1.9 ASI_CH2 寄存器（頁面 = 0x00，地址 = 0x0C）[復位 = 1h]
- 7.6.1.1.10 ASI_CH3 寄存器（頁面 = 0x00，地址 = 0x0D）[復位 = 2h]
- 7.6.1.1.11 ASI_CH4 寄存器（頁面 = 0x00，地址 = 0x0E）[復位 = 3h]
- 7.6.1.1.12 ASI_CH5 寄存器（頁面 = 0x00，地址 = 0x0F）[復位 = 4h]
- 7.6.1.1.13 ASI_CH6 寄存器（頁面 = 0x00，地址 = 0x10）[復位 = 5h]
- 7.6.1.1.14 ASI_CH7 寄存器（頁面 = 0x00，地址 = 0x11）[復位 = 6h]
- 7.6.1.1.15 ASI_CH8 寄存器（頁面 = 0x00，地址 = 0x12）[復位 = 7h]
- 7.6.1.1.16 MST_CFG0 寄存器（頁面 = 0x00，地址 = 0x13）[復位 = 2h]
- 7.6.1.1.17 MST_CFG1 寄存器（頁面 = 0x00，地址 = 0x14）[復位 = 48h]
- 7.6.1.1.18 ASI_STS 寄存器（頁面 = 0x00，地址 = 0x15）[復位 = FFh]
- 7.6.1.1.19 CLK_SRC 寄存器（頁面 = 0x00，地址 = 0x16）[復位 = 10h]
- 7.6.1.1.20 PDMCLK_CFG 寄存器（頁面 = 0x00，地址 = 0x1F）[復位 = 40h]
- 7.6.1.1.21 PDMIN_CFG 寄存器（頁面 = 0x00，地址 = 0x20）[復位 = 0h]
- 7.6.1.1.22 GPIO_CFG0 寄存器（頁面 = 0x00，地址 = 0x21）[復位 = 22h]
- 7.6.1.1.23 GPO_CFG0 寄存器（頁面 = 0x00，地址 = 0x22）[復位 = 0h]
- 7.6.1.1.24 GPO_CFG1 寄存器（頁面 = 0x00，地址 = 0x23）[復位 = 0h]
- 7.6.1.1.25 GPO_CFG2 寄存器（頁面 = 0x00，地址 = 0x24）[復位 = 0h]
- 7.6.1.1.26 GPO_CFG3 寄存器（頁面 = 0x00，地址 = 0x25）[復位 = 0h]
- 7.6.1.1.27 GPO_VAL 寄存器（頁面 = 0x00，地址 = 0x29）[復位 = 0h]
- 7.6.1.1.28 GPIO_MON 寄存器（頁面 = 0x00，地址 = 0x2A）[復位 = 0h]
- 7.6.1.1.29 GPI_CFG0 寄存器（頁面 = 0x00，地址 = 0x2B）[復位 = 0h]
- 7.6.1.1.30 GPI_CFG1 寄存器（頁面 = 0x00，地址 = 0x2C）[復位 = 0h]
- 7.6.1.1.31 GPI_MON 寄存器（頁面 = 0x00，地址 = 0x2F）[復位 = 0h]
- 7.6.1.1.32 INT_CFG 寄存器（頁面 = 0x00，地址 = 0x32）[復位 = 0h]
- 7.6.1.1.33 INT_MASK0 寄存器（頁面 = 0x00，地址 = 0x33）[復位 = FFh]
- 7.6.1.1.34 INT_LTCH0 寄存器（頁面 = 0x00，地址 = 0x36）[復位 = 0h]
- 7.6.1.1.35 BIAS_CFG 寄存器（頁面 = 0x00，地址 = 0x3B）[復位 = 0h]
- 7.6.1.1.36 CH1_CFG0 寄存器（頁面 = 0x00，地址 = 0x3C）[復位 = 0h]
- 7.6.1.1.37 CH1_CFG1 寄存器（頁面 = 0x00，地址 = 0x3D）[復位 = 0h]
- 7.6.1.1.38 CH1_CFG2 寄存器（頁面 = 0x00，地址 = 0x3E）[復位 = C9h]
- 7.6.1.1.39 CH1_CFG3 寄存器（頁面 = 0x00，地址 = 0x3F）[復位 = 80h]
- 7.6.1.1.40 CH1_CFG4 寄存器（頁面 = 0x00，地址 = 0x40）[復位 = 0h]
- 7.6.1.1.41 CH2_CFG0 寄存器（頁面 = 0x00，地址 = 0x41）[復位 = 0h]
- 7.6.1.1.42 CH2_CFG1 寄存器（頁面 = 0x00，地址 = 0x42）[復位 = 0h]
- 7.6.1.1.43 CH2_CFG2 寄存器（頁面 = 0x00，地址 = 0x43）[復位 = C9h]
- 7.6.1.1.44 CH2_CFG3 寄存器（頁面 = 0x00，地址 = 0x44）[復位 = 80h]
- 7.6.1.1.45 CH2_CFG4 寄存器（頁面 = 0x00，地址 = 0x45）[復位 = 0h]
- 7.6.1.1.46 CH3_CFG0 寄存器（頁面 = 0x00，地址 = 0x46）[復位 = 0h]
- 7.6.1.1.47 CH3_CFG1 寄存器（頁面 = 0x00，地址 = 0x47）[復位 = 0h]
- 7.6.1.1.48 CH3_CFG2 寄存器（頁面 = 0x00，地址 = 0x48）[復位 = C9h]
- 7.6.1.1.49 CH3_CFG3 寄存器（頁面 = 0x00，地址 = 0x49）[復位 = 80h]
- 7.6.1.1.50 CH3_CFG4 寄存器（頁面 = 0x00，地址 = 0x4A）[復位 = 0h]
- 7.6.1.1.51 CH4_CFG0 寄存器（頁面 = 0x00，地址 = 0x4B）[復位 = 0h]
- 7.6.1.1.52 CH4_CFG1 寄存器（頁面 = 0x00，地址 = 0x4C）[復位 = 0h]
- 7.6.1.1.53 CH4_CFG2 寄存器（頁面 = 0x00，地址 = 0x4D）[復位 = C9h]
- 7.6.1.1.54 CH4_CFG3 寄存器（頁面 = 0x00，地址 = 0x4E）[復位 = 80h]
- 7.6.1.1.55 CH4_CFG4 寄存器（頁面 = 0x00，地址 = 0x4F）[復位 = 0h]
- 7.6.1.1.56 CH5_CFG2 寄存器（頁面 = 0x00，地址 = 0x52）[復位 = C9h]
- 7.6.1.1.57 CH5_CFG3 寄存器（頁面 = 0x00，地址 = 0x53）[復位 = 80h]
- 7.6.1.1.58 CH5_CFG4 寄存器（頁面 = 0x00，地址 = 0x54）[復位 = 0h]
- 7.6.1.1.59 CH6_CFG2 寄存器（頁面 = 0x00，地址 = 0x57）[復位 = C9h]
- 7.6.1.1.60 CH6_CFG3 寄存器（頁面 = 0x00，地址 = 0x58）[復位 = 80h]
- 7.6.1.1.61 CH6_CFG4 寄存器（頁面 = 0x00，地址 = 0x59）[復位 = 0h]
- 7.6.1.1.62 CH7_CFG2 寄存器（頁面 = 0x00，地址 = 0x5C）[復位 = C9h]
- 7.6.1.1.63 CH7_CFG3 寄存器（頁面 = 0x00，地址 = 0x5D）[復位 = 80h]
- 7.6.1.1.64 CH7_CFG4 寄存器（頁面 = 0x00，地址 = 0x5E）[復位 = 0h]
- 7.6.1.1.65 CH8_CFG2 寄存器（頁面 = 0x00，地址 = 0x61）[復位 = C9h]
- 7.6.1.1.66 CH8_CFG3 寄存器（頁面 = 0x00，地址 = 0x62）[復位 = 80h]
- 7.6.1.1.67 CH8_CFG4 寄存器（頁面 = 0x00，地址 = 0x63）[復位 = 0h]
- 7.6.1.1.68 DSP_CFG0 寄存器（頁面 = 0x00，地址 = 0x6B）[復位 = 1h]
- 7.6.1.1.69 DSP_CFG1 寄存器（頁面 = 0x00，地址 = 0x6C）[復位 = 40h]
- 7.6.1.1.70 DRE_CFG0 寄存器（頁面 = 0x00，地址 = 0x6D）[復位 = 7Bh]
- 7.6.1.1.71 AGC_CFG0 寄存器（頁面 = 0x00，地址= 0x70）[復位 = E7h]
- 7.6.1.1.72 IN_CH_EN 寄存器（頁面 = 0x00，地址 = 0x73）[復位 = F0h]
- 7.6.1.1.73 ASI_OUT_CH_EN 寄存器（頁面 = 0x00，地址 = 0x74）[復位 = 0h]
- 7.6.1.1.74 PWR_CFG 寄存器（頁面 = 0x00，地址 = 0x75）[復位 = 0h]
- 7.6.1.1.75 DEV_STS0 寄存器（頁面 = 0x00，地址 = 0x76）[復位 = 0h]
- 7.6.1.1.76 DEV_STS1 寄存器（頁面 = 0x00，地址 = 0x77）[復位 = 80h]
- 7.6.1.1.77 I2C_CKSUM 寄存器（頁面 = 0x00，地址 = 0x7E）[復位 = 00h]
- 7.6.1.1
寄存器說明
- 7.6.2 可編程系數寄存器
- 7.6.1
器件配置寄存器
- 8 應用和實施
- 9 電源相關建議
- 10布局
- 11器件和文檔支持
- 12修訂歷史記錄
- 13機械、封裝和可訂購信息
7.5.1.2 SPI 控制接口
通用 SPI 協議支持在主機處理器（控制器）與外圍器件（從器件）之間進行全雙工、同步、串行通信。SPI 控制器（本例中為主機處理器）生成同步時鐘（驅動至 SCLK），并通過將從選擇引腳 SSZ 從高電平轉換為低電平來啟動傳輸。SPI 從器件（如 PCM5140-Q1）依賴控制器來啟動和同步傳輸。傳輸由 SPI 控制器啟動開始。來自 SPI 控制器的字節在控制器串行時鐘（驅動至 SCLK）的控制下，開始移入從器件 MOSI 引腳。當該字節移入 MOSI 引腳時，會有一個字節從 MISO 引腳移出到控制器移位寄存器。
PCM5140-Q1 支持標準 SPI 控制協議，其時鐘極性設置為 0（典型微處理器 SPI 控制位 CPOL = 0），時鐘相位設置為 1（典型微處理器 SPI 控制位 CPHA = 1）。SSZ 引腳可在兩次傳輸之間保持低電平；但是該器件只會將 SSZ 下降沿之后傳輸的前八位當作命令字節，接下來的八位僅在寫入寄存器時當作數據字節。該器件完全由寄存器控制。從這些寄存器讀取數據和向其寫入數據之前，先向 MOSI 引腳發送一個 8 位命令。表 7-52 展示了該命令結構。前七位指定寫入或讀取的寄存器地址，范圍為 0 至 127（十進制）。命令字以 R/W 位結尾，該位指定串行總線上的數據流方向。
在寄存器寫入的情況下，將 R/W 位設置為 0。第二個數據字節發送到 MOSI 引腳，并包含要寫入寄存器的數據。寄存器讀取以類似方式完成。8 位命令字發送 7 位寄存器地址，后跟 R/W 位等于 1，表示正在進行寄存器讀取。然后，在該幀接下來的八個 SCLK 時鐘期間，8 位寄存器數據在時鐘沿從該器件上的 MISO 引腳輸出。在 SSZ 引腳被拉高之前，該器件支持針對多字節數據寫入/讀取傳輸的順序 SPI 尋址。多字節數據寫入或讀取傳輸分別與單字節數據寫入或讀取傳輸完全相同，直到所有數據字節傳輸完成。主機器件必須在所有數據字節傳輸期間將 SSZ 引腳保持為低電平。圖 7-71 展示了單字節寫入傳輸，而圖 7-72 展示了單字節讀取傳輸。
表 7-52 SPI 命令字
| 位 7 | 位 6 | 位 5 | 位 4 | 位 3 | 位 2 | 位 1 | 位 0 |
|---|---|---|---|---|---|---|---|
| ADDR(6) | ADDR(5) | ADDR(4) | ADDR(3) | ADDR(2) | ADDR(1) | ADDR(0) | R/WZ |
圖 7-71 SPI 單字節寫入傳輸
圖 7-72 SPI 單字節讀取傳輸