ZHCSZD7 December 2025 LMX1205-EP
PRODUCTION DATA
| 寄存器地址 | 位 | 字段 | 功能 | BUFFER | 分頻器 | 乘法器 |
|---|---|---|---|---|---|---|
|
R27 |
2:0 |
CLK_MUX |
選擇模式 |
1 |
2 |
3 |
|
R27 |
5:3 |
CLK_DIV/CLK_MULT |
選擇分頻值或倍頻值 |
x |
CLK_DIV 0x1 = ÷2 0x2 = ÷3 0x3 = ÷4 0x4 = ÷5 0x5 = ÷6 0x6 = ÷7 0x7 = ÷8 |
CLK_MULT 0x2 = x2 0x3 = x3 0x4 = x4 0x5 = x5 0x6 = x6 0x7 = x7 0x8 = x8 |
|
R26 |
0 |
SMCLK_EN | 啟用狀態(tài)機時鐘發(fā)生器 |
x |
x |
1 |
|
R26 |
4:1 |
SMCLK_DIV_PRE | 為狀態(tài)機時鐘設(shè)置預(yù)分頻器 |
x |
x |
狀態(tài)機時鐘的預(yù)時鐘分頻器 0x2 = ÷2 0x4 = ÷4 0x8 = ÷8 |
|
R26 |
7:5 |
SMCLK_DIV | 設(shè)置狀態(tài)機時鐘分頻器 |
x |
x |
其他 SMCLK 分頻器必須保持輸出頻率 ≤ 30MHz。 0x0 = ÷1 0x1 = ÷2 0x2 = ÷4 0x3 = ÷8 0x4 = ÷16 0x5 = ÷32 0x6 = ÷64 0x7 = ÷128 |
|
R0 |
全部 |
校準(zhǔn)倍頻器 |
校準(zhǔn)基于 PLL 的倍頻器 |
x |
x |
寫入 R0 以校準(zhǔn)倍頻器 |