ZHCSL78Y august 1999 – august 2023 LMV321 , LMV324 , LMV358
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
圖 5-1 D、DDU、DGK 和 PW 封裝,8 引腳 SOIC、VSSOP 和 TSSOP(頂視圖)| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| 1IN+ | 3 | I | 同相輸入 |
| 1IN– | 2 | I | 反相輸入 |
| 2IN+ | 5 | I | 同相輸入 |
| 2IN– | 6 | I | 反相輸入 |
| 2OUT | 7 | O | 輸出 |
| GND | 4 | — | 負電源 |
| OUT | 1 | O | 輸出 |
| VCC+ | 8 | — | 正電源 |
圖 5-2 DBV 和 DCK 封裝,5 引腳 SOT-23 和 SC70(頂視圖)| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| 1IN+ | 1 | I | 同相輸入 |
| 1IN– | 3 | I | 反相輸入 |
| GND | 2 | — | 負電源 |
| OUT | 4 | O | 輸出 |
| VCC+ | 5 | — | 正電源 |
圖 5-3 D 和 PW 封裝,14 引腳 SOIC 和 TSSOP(頂視圖)| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| 3/4 SHDN | — | I | 關斷(邏輯低電平)/啟用(邏輯高電平) |
| 1/2 SHDN | — | I | 關斷(邏輯低電平)/啟用(邏輯高電平) |
| 1IN+ | 3 | I | 同相輸入 |
| 1IN– | 2 | I | 反相輸入 |
| 2IN+ | 5 | I | 同相輸入 |
| 2IN– | 6 | I | 反相輸入 |
| 2OUT | 7 | O | 輸出 |
| 3IN+ | 10 | I | 同相輸入 |
| 3IN– | 9 | I | 反相輸入 |
| 3OUT | 8 | O | 輸出 |
| 4IN+ | 12 | I | 同相輸入 |
| 4IN– | 13 | I | 反相輸入 |
| 4OUT | 14 | O | 輸出 |
| GND | 11 | — | 負電源 |
| OUT | 1 | O | OUT |
| VCC+ | 4 | — | 正電源 |