ZHCSQV3 November 2024 LMK5B12212
PRODUCTION DATA
LMK5B12212 可支持 1PPS 至 25MHz 的系統基準時鐘，包括 JEDEC JESD204B 或 JESD204C SYSREF 時鐘。除 OUT2/3 之外，任何 12 位輸出通道分頻器都可以與單獨的 20 位 SYSREF 分頻器進行級聯。應設置靈活的 SYSREF 分頻器值，以便根據應用要求在多個輸出上生成相同的 1PPS/SYSREF 頻率，或生成 SYSREF/1PPS 的不同頻率倍數。對齊多個 SYSREF 輸出時，TI 建議設置 SYSREF_REQ_MODE 0x1A[5:4] = 11 以對 SYSREF 請求進行重采樣。如果需要額外的單端輸出，還可以在 GPIO1 或 GPIO2 上復制 SYSREF/1PPS。SYSREF 請求樣本源 SYSREF_REQ_SEL 0x1A[3:2] 必須設置為與 SYSREF/1PPS 輸出復制所需的源相同的源。
可以根據需要在 GPIO1 或 GPIO2 上復制 SYSREF 分頻器輸出信號，在啟動后提供額外的單端 3.3V CMOS 時鐘。要配置 SYSREF/1PPS 輸出復制，必須將 GPIO 作為輸出啟用 (GPIOx_OUTEN = 1)，并且必須有一個有效的 SYSREF 輸出連接到 GPIO 復制源。通過寄存器編程 (OUT_x_y_SR_GPIO_EN = 1)，SYSREF 復制源可來自 OUT0/1、OUT4/5、OUT6/7、OUT8/9、OUT10/11 中正在使用的任何一個 SYSREF 分頻器。GPIOx 復制的 SYSREF 輸出位于靜態數字延遲之后，但在模擬和數字延遲和脈沖發生器之前。由于 GPIOx 復制不支持脈沖 SYSREF 模式，因此輸出為連續頻率。
正常 SYSREF 和 GPIO 復制的 SYSREF 之間會有一些較小的固定延遲偏斜。LVCMOS 輸出時鐘是具有大電壓擺幅的非平衡信號；因此該信號會強烈干擾并將噪聲耦合到其他對抖動敏感的差分輸出時鐘上。