ZHCSYB8 May 2025 LMK1C1102A , LMK1C1103A , LMK1C1104A , LMK1C1106A , LMK1C1108A
PRODUCTION DATA
5 引腳配置和功能
- DQF (WSON) 封裝相當于其他供應商的 DFN 封裝。
圖 5-3 LMK1C1103A，8 引腳 PW TSSOP 封裝（頂視圖）
圖 5-5 LMK1C1104A，8 引腳 PW TSSOP 封裝（頂視圖）
圖 5-7 LMK1C1108A，16 引腳 PW TSSOP 封裝（頂視圖）
圖 5-2 LMK1C1102A，8 引腳 PW TSSOP 封裝（頂視圖）
- DQF (WSON) 封裝相當于其他供應商的 DFN 封裝。
圖 5-6 LMK1C1106A，14 引腳 PW TSSOP 封裝（頂視圖）表 5-1 引腳功能
| 引腳 | 類型 | 說明 | |||||
|---|---|---|---|---|---|---|---|
| 名稱 | LMK1C 1102A |
LMK1C 1103A |
LMK1C 1104A |
LMK1C 1106A |
LMK1C 1108A |
||
| LVCMOS 時鐘輸入 | |||||||
| CLKIN | 1 | 1 | 1 | 1 | 1 | 輸入 | 單端時鐘輸入，具有連接至 GND 的內部 300kΩ（典型值）下拉電阻。通常連接到單端時鐘輸入。 |
| 時鐘輸出使能 | |||||||
| 1G | 2 | 2 | 2 | 2 | 2 | 輸入 | 全局輸出使能，內部 300kΩ（典型值）下拉電阻至 GND。通常使用外部上拉電阻器連接到 VDD。 高電平：輸出啟用 低電平：輸出禁用 |
| LVCMOS 時鐘輸出 | |||||||
| Y0 | 3 | 3 | 3 | 3 | 3 | 輸出 | LVCMOS 輸出。通常連接到接收器。未使用的輸出可以保持懸空狀態。 |
| Y1 | 8 | 8 | 8 | 14 | 16 | ||
| Y2 | — | 5 | 5 | 11 | 13 | ||
| Y3 | — | — | 7 | 13 | 15 | ||
| Y4 | — | — | — | 6 | 6 | ||
| Y5 | — | — | — | 9 | 11 | ||
| Y6 | — | — | — | — | 8 | ||
| Y7 | — | — | — | — | 9 | ||
| 電源電壓 | |||||||
| VDD | 6 | 6 | 6 | 5 | 5 | 電源 | 電源端子。通常連接到 3.3V、2.5V 或 1.8V 電源。VDD 引腳通常連接到該引腳附近的外部 0.1μF 電容器。 |
| 8 | 10 | ||||||
| 12 | 14 | ||||||
| 接地 | |||||||
| GND | 4 | 4 | 4 | 4 | 4 | GND | 電源接地。 |
| 7 | 7 | ||||||
| 10 | 12 | ||||||