1 特性

• 雙環路 PLL 架構
• 超低噪聲（10kHz 至 20MHz）：
  • 1966.08MHz 頻率下 48fs RMS 抖動
  • 983.04MHz 頻率下 50fs RMS 抖動
  • 122.88MHz 頻率下 61fs RMS 抖動
• 122.88MHz 時具有 –165dBc/Hz 本底噪聲
• JESD204B 支持
  • 一次性、脈沖和連續 SYSREF
• 16 個差動輸出時鐘（處于 8 個頻率組中）
  • 介于 700mVpp 和 1600mVpp 之間的可編程輸出擺幅
  • 每個輸出對可配置為 SYSREF 時鐘輸出
  • 16 位通道分頻器
  • 最小 SYSREF 頻率為 25kHz
  • 最大輸出頻率為 2GHz
  • 精密數字延遲，動態可調
    • 數字延遲 (DDLY) ½ × 時鐘分配路徑頻率（最大 2GHz）
  • 60ps 步長模擬延遲
  • 50% 占空比輸出分配，1 至 65535
    （偶數和奇數）
• 4 個基準輸入
  • 輸入丟失時采用保持模式
  • 自動和手動切換模式
  • 信號損失 (LOS) 檢測
• 在 16 個有源輸出下的典型功耗為 1.05W
• 通常由 1.8V（輸出、輸入）和 3.3V 電源（數字、PLL1、PLL2_OSC、PLL2 內核）供電
• 完全集成的可編程環路濾波器
• PLL2
  • PLL2 相位檢測器頻率高達 250MHz
  • OSCin 倍頻器
  • 集成式低噪聲 VCO
• 內部功率調節：優于 –80dBc PSRR（在 VDDO 上）（對于 122.88MHz 差動輸出）
• 3 線制或 4 線制 SPI 接口（4 線制為默認設置）
• –40ºC 至 +85ºC 工業環境溫度
• 支持 105ºC PCB 溫度（在散熱焊盤上測量）
• LMK04616：10mm × 10mm NFBGA-144 封裝，間距為 0.8mm