ZHCSCZ5F December 2013 – August 2025 LMK00334
PRODUCTION DATA
8.3.2.1 電源紋波抑制
在實際系統應用中，電源噪聲（紋波）可能由開關電源、數字 ASIC 或 FPGA 等產生。雖然電源旁路有助于濾除部分此類噪聲，但了解電源紋波對器件性能的影響非常重要。將單音正弦信號施加到 LMK00334 等時鐘分配器件的電源時，該信號可以在時鐘輸出（載波）上產生窄帶相位調制以及幅度調制。在單邊帶相位噪聲頻譜中，紋波引起的相位調制顯示為相對于載波的相位雜散電平（測量單位為 dBc）。
對于 LMK00334，電源紋波抑制（或 PSRR）測量為：將紋波信號注入 VCCO 電源時，調制到時鐘輸出上的單邊帶相位雜散電平（單位為 dBc）。PSRR 測試設置如圖 8-8 所示。
圖 8-8 PSRR 測試設置信號發生器用于將正弦信號注入 DUT 板的 VCCO 電源，在器件的 VCCO 引腳處測量峰值間紋波幅度。限幅放大器用于消除差分輸出時鐘上的幅度調制，并將信號轉換為單端信號供相位噪聲分析儀使用。在以下電源紋波條件下，對 156.25MHz 和 312.5MHz 的時鐘頻率進行相位雜散電平測量：
- 紋波幅度：VCCO = 2.5V 時為 100mVpp
- 紋波頻率：100kHz、1MHz 和 10MHz
假設沒有幅度調制效應且調制指數較小，則可以使用測量的單邊帶相位雜散電平 (PSRR) 來計算峰值間確定性抖動 (DJ)，如下所示：
典型特性 中的 PSRR 與紋波頻率間的關系 圖顯示 156.25MHz 和 312.5MHz 處紋波引起的相位雜散電平。LMK00334 在整個紋波頻率范圍內表現出非常出色且性能良好的 PSRR 特性。HCSL 的相位雜散電平在 156.25MHz 處低于 –72dBc，在312.5MHz 處低于 –63dBc。使用方程式 10，這些相位雜散電平對應的峰值間確定性抖動值為：在 156.25MHz 處為 1.02ps 和在 312.5MHz 處為 1.44ps。測試表明，在相同的紋波幅度和頻率條件下，當 VCCO = 3.3V 時，器件的 PSRR 性能有所提升。