ZHCSOU7D December 2022 – August 2025 ISOM8710 , ISOM8711
PRODMIX
如果使用 ISOM8710，則不需要 RL 元件。由于 ISOM8711 具有集電極開路輸出引腳，因此傳輸邏輯高電平信號需要一個上拉電阻器 RL，它將 OUT 連接到 VCC。當線路未由集電極開路 OUT 引腳驅動為低電平時，該上拉電阻器將線路上拉為高電平。對于使用 ISOM8711 的系統而言，RL 的值是一個重要的設計考慮因素，因為值過低（強上拉）會導致過多的功率耗散，而值過高（弱上拉）會導致高頻時發生信號損失。下文提供了上拉電阻計算公式。
第 1 步：計算最小 RL
RL 值過小會使 ISOM8711 的 OUT 引腳無法驅動低電平信號。因此，最小 RL 的公式是 VCC、VIL（可由所連接器件的輸入緩沖器讀取為低電平信號的最大電壓電平）和 IOS（在低電平信號狀態下可灌入的最大輸出電流）的函數，如方程式 5 所示。
大多數 CMOS 輸入器件都具有與電源成函數關系的最大 VIL 閾值（例如，為 VCC 電平的 30%），而 TTL 輸入器件可以具有固定的 VIL 閾值（如 0.8V），而無論電源為何。
例如，VCC = 3.3V，最大 VIL 為 0.99V，最大 IOS 為 13mA，最小 RL 的計算公式如下：
第 2 步：計算最大 RL
根據標準上升時間規格，最大上拉電阻受 OUT 信號線的負載和布線電容 CL 的限制。如果上拉電阻值過高，則信號線在再次被拉低之前無法上升到邏輯高電平。因此，要計算最大合適 RL 值，必須首先使用方程式 7 根據以數據速率周期百分比表示的最大允許上升時間以及要傳輸信號的最大數據速率計算最大允許上升時間 tR。
可以將此上升時間設置為等于發生 10% 到 90% 轉換所需的時間常數因子，并求解電阻值，如方程式 8 所示：
例如，如果上升時間可以占據 10Mbps 信號周期的 15%，則上升時間（以秒為單位）的計算公式如下：
如果上升時間為 30ns，典型負載電容為 2pF，則最大 RL 的計算公式如下：
第 3 步：選擇介于 RL (min) 和 RL (max) 之間的 RL
所選的 RL 值必須介于計算得出的 RL [min] 和 RL [max] 值之間，以滿足設計標準。較低的值可實現更快的信號傳輸或產生更高的負載和布線電容，而較高的值消耗更低的功耗。