ZHCSDZ6D July 2012 – July 2015 DS90UB913Q-Q1 , DS90UB914Q-Q1
PRODUCTION DATA.
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 修訂歷史記錄
- 5 說明（續(xù)）
- 6 器件比較表
- 7 Pin Configuration and Functions
-
8 Specifications
- 8.1 Absolute Maximum Ratings
- 8.2 ESD Ratings
- 8.3 Recommended Operating Conditions
- 8.4 Thermal Information
- 8.5 Electrical Characteristics
- 8.6 Timing Requirements: Recommended for Serializer PCLK
- 8.7 AC Timing Specifications (SCL, SDA) - I2C Compliant
- 8.8 Bidirectional Control Bus DC Timing Specifications (SCL, SDA) - I2C Compliant
- 8.9 Switching Characteristics: Serializer
- 8.10 Switching Characteristics: Deserializer
- 8.11 Typical Characteristics
- 9 Parameter Measurement Information
-
10Detailed Description
- 10.1 Overview
- 10.2 Functional Block Diagram
- 10.3
Feature Description
- 10.3.1 Serial Frame Format
- 10.3.2 Line Rate Calculations for the DS90UB91xQ
- 10.3.3 Deserializer Multiplexer Input
- 10.3.4 Error Detection
- 10.3.5 Description of Bidirectional Control Bus and I2C Modes
- 10.3.6 Slave Clock Stretching
- 10.3.7 I2C Pass-Through
- 10.3.8 ID[x] Address Decoder on the Serializer
- 10.3.9 ID[x] Address Decoder on the Deserializer
- 10.3.10 Programmable Controller
- 10.3.11 Synchronizing Multiple Cameras
- 10.3.12 General-Purpose I/O (GPIO) Descriptions
- 10.3.13 LVCMOS VDDIO Option
- 10.3.14 Deserializer - Adaptive Input Equalization (AEQ)
- 10.3.15 EMI Reduction
- 10.4
Device Functional Modes
- 10.4.1 DS90UB91xQ-Q1 Operation With External Oscillator as Reference Clock
- 10.4.2 DS90UB91xQ-Q1 Operation With Pixel Clock from Imager as Reference Clock
- 10.4.3 MODE Pin on Serializer
- 10.4.4 MODE Pin on Deserializer
- 10.4.5 Clock-Data Recovery Status Flag (LOCK), Output Enable (OEN) and Output State Select (OSS_SEL)
- 10.4.6 Multiple Device Addressing
- 10.4.7 Powerdown
- 10.4.8 Pixel Clock Edge Select (TRFB / RRFB)
- 10.4.9 Power-Up Requirements and PDB Pin
- 10.4.10 Built-In Self Test
- 10.4.11 BIST Configuration and Status
- 10.5 Register Maps
- 11Application and Implementation
- 12Power Supply Recommendations
- 13Layout
- 14器件和文檔支持
- 15機(jī)械、封裝和可訂購信息
封裝選項
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RHS|48
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RHS|48
訂購信息
1 特性
- 10MHz 至 100MHz 輸入像素時鐘支持
- 單個差分對互連
- 可編程的數(shù)據(jù)有效載荷：
- 連續(xù)低延遲雙向控制接口通道，支持 I2C，頻率達(dá) 400kHz
- 2:1 多路復(fù)用器，可在兩個輸入成像器之間進(jìn)行選擇
- 具有直流均衡編碼的嵌入式時鐘，支持交流耦合互連
- 能夠驅(qū)動長達(dá) 25 米的屏蔽雙絞線
- 接收均衡器自動適應(yīng)電纜損耗的變化
- 串行器和解串器上均提供有 4 個專用通用輸入/輸出引腳 (GPIO)
- LOCK 輸出報告引腳和 AT-SPEED BIST（全速內(nèi)置自檢）診斷特性，可驗證鏈路完整性
- 串行器上提供 1.8V、2.8V 或 3.3V 兼容并行輸入
- 1.8V 單電源
- 符合 ISO 10605 和 IEC 61000-4-2 靜電放電 (ESD) 標(biāo)準(zhǔn)
- 汽車級產(chǎn)品：符合 AEC-Q100 2 級要求
- 溫度范圍：-40°C 至 +105°C
- 小尺寸串行器 (5mm × 5mm)
- 解串器上提供 EMI/EMC 緩解功能
- 可編程擴(kuò)頻 (SSCG) 輸出
- 接收器交錯輸出
2 應(yīng)用
- 前置攝像頭或后置攝像頭，實現(xiàn)碰撞緩解
- 停車輔助系統(tǒng)環(huán)視
3 說明
DS90UB91xQ-Q1 芯片組提供一個具有高速正向通道和雙向控制通道的 FPD-Link III 接口，用來實現(xiàn)單一差分對上的數(shù)據(jù)傳輸。 DS90UB91xQ-Q1 芯片組的高速正向通道和雙向控制通道數(shù)據(jù)路徑上均包含差分信令。 串行器和解串器對主要用于電子控制單元 (ECU) 中成像器與視頻處理器的連接。 該芯片組非常適用于驅(qū)動需要高達(dá) 12 位像素深度、2 個同步信號以及雙向控制通道總線的視頻數(shù)據(jù)。
解串器上有一個多路復(fù)用器，可用于在兩個輸入成像器之間進(jìn)行選擇。 解串器只能激活一個輸入成像器。 主視頻傳輸將 10 位和 12 位數(shù)據(jù)轉(zhuǎn)換為單條高速串行數(shù)據(jù)流，另外一個獨立的低延遲雙向控制通道傳輸負(fù)責(zé)接收來自 I2C 端口的控制信息，與視頻消隱期無關(guān)。
器件信息(1)
| 器件型號 | 封裝 | 封裝尺寸（標(biāo)稱值） |
|---|---|---|
| DS90UB913Q-Q1 | WQFN (32) | 5.00mm x 5.00mm |
| DS90UB914Q-Q1 | WQFN (48) | 7.00mm x 7.00mm |
- 要了解所有可用封裝，請見數(shù)據(jù)表末尾的可訂購產(chǎn)品附錄。
典型應(yīng)用電路
