ZHCSVD1E August 2002 – March 2024 DS90LT012A , DS90LV012A
PRODUCTION DATA
LVDS 接收器是一種高增益高速器件,可將小差分信號 (20mV) 放大為 CMOS 邏輯電平。由于接收器具有高增益和嚴格的閾值,因此應注意防止噪聲表現為有效信號。
接收器的內部失效防護電路被設計成拉取/灌入少量電流,從而為懸空、端接或者短接接收器輸入提供失效防護保護(高輸出電壓的穩定已知狀態)。
外部較低值上拉和下拉電阻器(用于更強的偏置)可用于在存在較高噪聲水平的情況下提高失效防護。上拉電阻器和下拉電阻器應在 5k? 至 15k? 范圍內,以更大限度地減少驅動器的負載和波形失真。將共模偏置點設置為大約 1.2V(小于 1.75V),以便與內部電路兼容。
DS90LV012A 和 DS90LT012A 符合原始的 ANSI EIA/TIA-644 規范,也符合新的 ANSI EIA/TIA-644-A 規范,但新添加的 ΔIIN 規范除外。由于存在內部失效防護電路,ΔIIN 無法滿足指定的 6μA 最大值。除非使用的接收器超過 10 個,否則這種例外情況不適用。
有關 LVDS 器件失效防護偏置的更多信息,請參見 AN-1194 (SNLA051)。