ZHCSXG9A September 2024 – March 2025 DRV81620-Q1
PRODUCTION DATA
除 PWM0 和 PWM1 外的所有寄存器都具有以下結構 -
15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | 默認值 |
R=0 W = 1 | R=1 W = 0 | ADDR0 | ADDR1 | DATA | XXXXH | |||||||||||
PWM0 和 PWM1 寄存器具有以下結構 -
15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | 默認值 |
R=0 W = 1 | R=1 W = 0 | ADDR0 | DATA | XXXXH | ||||||||||||
在后續章節中未提及地址的所有寄存器必須視為保留。對這些寄存器執行的讀取操作將返回標準診斷。“默認”列指示寄存器(8 位)在復位后的內容。
配置寄存器 2 中的鎖定位可用于鎖定寄存器設置,防止意外的 SPI 寫入。
寫入 110b 以鎖定設置,除了 LOCK 位和 CLRx 位,忽略后續寄存器寫入。寫入除 110b 之外的任何序列在解鎖時都沒有任何影響。
寫入 011b 以解鎖所有寄存器。寫入除 011b 之外的任何序列在鎖定時都沒有任何影響。