ZHCSNE7B February 2022 – December 2024 AMC23C12
PRODUCTION DATA
6.3.5 上電和斷電行為
當低側電源 (VDD2) 開啟時，開漏輸出以高阻抗狀態（高阻態）上電。上電后，如果高側還未正常運行，輸出會主動拉至低電平。這種情況在低側啟動時間加上高側故障檢測延遲時間 (tLS,STA + tHS,FLT) 之后發生，如圖 6-5 所示。類似地，如果正常工作期間高側電源電壓降至欠壓閾值 (VDD1UV) 以下并且持續時間超過高側故障檢測延遲時間，則開漏輸出被拉至低電平，如圖 6-8 所述。此延遲讓系統能夠在高側電源缺失時可靠地關斷。
比較器高側和低側之間的通信具有一定的延遲，即高側消隱時間（tHS,BLK，在高壓側實現的時間常數），以便 REF 引腳的電壓能夠建立，同時避免在上電期間意外切換比較器輸出。
在圖 6-5 中，低側電源 (VDD2) 開啟，但高側電源 (VDD1) 保持關閉。輸出以高阻態上電。經過 tHS, FLT 后，OUT 被拉至低電平，指示高側出現無電源故障。
在圖 6-6 中，高側電源 (VDD1) 在低側電源 (VDD2) 開啟很長時間后開啟。輸出最初處于低電平有效狀態；請參閱圖 6-5。在高側電源啟用后，需要保持一段時間 (tHS, STA + tHS, BLK)，器件才會正常運行，并且輸出會反映比較器的當前狀態。
圖 6-5 VDD2 開啟且 VDD1 保持關閉
圖 6-6 VDD2 保持開啟；VDD1 開啟（長延遲）
在圖 6-7 中，低側電源 (VDD2) 開啟，然后在短暫延遲后，高側電源 (VDD1) 開啟。輸出最初處于高阻態。高側故障檢測延遲 (tHS,FLT) 短于高側消隱時間 (tHS,BLK)，因此在經過 tHS,FLT 后，輸出被拉至低電平，指示高側還未正常工作。經過高側消隱時間 (tHS,BLK) 后，器件才會正常運行，并且輸出會反映比較器的當前狀態。
在圖 6-8 中，高側電源 (VDD1) 關閉，接著低側電源 (VDD2) 關閉。經過高側故障檢測延遲時間 (tHS,FLT) 后，輸出主動拉至低電平。一旦 VDD2 降至 VDD2UV 閾值以下，輸出便會進入高阻態。
圖 6-7 VDD2 和 VDD1 先后開啟（短暫延遲）
圖 6-8 VDD1 和 VDD2 先后關閉在圖 6-9 中，低側電源 (VDD2) 會在高側完全上電后（VDD1 與 VDD2 之間的延遲大于 (tHS,STA + tHS,BLK)）開啟。輸出以高阻態啟動。經過低側啟動時間 (tLS,STA) 后，器件會進入正常工作狀態。
在圖 6-10 中，低側電源 (VDD2) 會關閉，接著高側電源 (VDD1) 會關閉。一旦 VDD2 降至 VDD2UV 閾值以下，輸出會進入高阻態。
圖 6-9 VDD1 和 VDD2 先后開啟（長延遲）
圖 6-10 VDD2 和 VDD1 先后關閉