ZHCSSM9A September 2023 – December 2023 AMC21C12
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
當(dāng)?shù)蛡?cè)電源 (VDD2) 開啟時(shí),開漏輸出以高阻抗?fàn)顟B(tài)(高阻態(tài))上電。上電后,如果高側(cè)還未正常運(yùn)行,輸出會(huì)主動(dòng)拉至低電平。這種情況在低側(cè)啟動(dòng)時(shí)間加上高側(cè)故障檢測(cè)延遲時(shí)間 (tLS,STA + tHS,FLT) 之后發(fā)生,如圖 6-5 所示。類似地,如果正常工作期間高側(cè)電源電壓降至欠壓閾值 (VDD1UV) 以下并且持續(xù)時(shí)間超過(guò)高側(cè)故障檢測(cè)延遲時(shí)間,則開漏輸出被拉至低電平,如圖 6-8 所述。此延遲讓系統(tǒng)能夠在高側(cè)電源缺失時(shí)可靠地關(guān)斷。
比較器高側(cè)和低側(cè)之間的通信具有一定的延遲,即高側(cè)消隱時(shí)間(tHS,BLK,在高壓側(cè)實(shí)現(xiàn)的時(shí)間常數(shù)),以便 REF 引腳的電壓能夠建立,同時(shí)避免在上電期間意外切換比較器輸出。
在圖 6-5 中,低側(cè)電源 (VDD2) 開啟,但高側(cè)電源 (VDD1) 保持關(guān)閉。輸出以高阻態(tài)上電。經(jīng)過(guò) tHS, FLT 后,OUT 被拉至低電平,指示高側(cè)出現(xiàn)無(wú)電源故障。
在圖 6-6 中,高側(cè)電源 (VDD1) 在低側(cè)電源 (VDD2) 開啟很長(zhǎng)時(shí)間后開啟。輸出最初處于低電平有效狀態(tài);請(qǐng)參閱圖 6-5。在高側(cè)電源啟用后,需要保持一段時(shí)間 (tHS, STA + tHS, BLK),器件才會(huì)正常運(yùn)行,并且輸出會(huì)反映比較器的當(dāng)前狀態(tài)。
在圖 6-7 中,低側(cè)電源 (VDD2) 開啟,然后在短暫延遲后,高側(cè)電源 (VDD1) 開啟。輸出最初處于高阻態(tài)。高側(cè)故障檢測(cè)延遲 (tHS,FLT) 短于高側(cè)消隱時(shí)間 (tHS,BLK),因此在經(jīng)過(guò) tHS,FLT 后,輸出被拉至低電平,指示高側(cè)還未正常工作。經(jīng)過(guò)高側(cè)消隱時(shí)間 (tHS,BLK) 后,器件才會(huì)正常運(yùn)行,并且輸出會(huì)反映比較器的當(dāng)前狀態(tài)。
在圖 6-8 中,高側(cè)電源 (VDD1) 關(guān)閉,接著低側(cè)電源 (VDD2) 關(guān)閉。經(jīng)過(guò)高側(cè)故障檢測(cè)延遲時(shí)間 (tHS,FLT) 后,輸出主動(dòng)拉至低電平。一旦 VDD2 降至 VDD2UV 閾值以下,輸出便會(huì)進(jìn)入高阻態(tài)。
在圖 6-9 中,低側(cè)電源 (VDD2) 會(huì)在高側(cè)完全上電后(VDD1 與 VDD2 之間的延遲大于 (tHS,STA + tHS,BLK))開啟。輸出以高阻態(tài)啟動(dòng)。 經(jīng)過(guò)低側(cè)啟動(dòng)時(shí)間 (tLS,STA) 后,器件會(huì)進(jìn)入正常工作狀態(tài)。
在圖 6-10 中,低側(cè)電源 (VDD2) 會(huì)關(guān)閉,接著高側(cè)電源 (VDD1) 會(huì)關(guān)閉。一旦 VDD2 降至 VDD2UV 閾值以下,輸出會(huì)進(jìn)入高阻態(tài)。