ZHCAB53B December 2020 – February 2024 DP83TG720R-Q1 , DP83TG720S-Q1

3 軟件配置

本節包含在不同 OA 合規性測試機構進行測試時使用的 DP83TG720 的寄存器設置。大多數這些寄存器設置是為了在 EMC/EMI 測試期間考慮到裕度。我們建議將這些設置作為最低要求。如果系統級或板級約束需要，可以對更多參數進行編程。

表 3-1 主模式配置

MMD	寄存器	默認值	已優化	說明
1f	x001f	x0000	x8000	硬復位
1f	x0573	x0000	x0101	不讓 PHY 啟動鏈路建立過程（直至寫入完整配置）
01	x0834	xC001	xC001	在主模式下配置 PHY （如果尚未通過配置 (strap) 這么做）
1f	x0405	x6400	x5800	OA EMC MDI 輻射測試期間的 DSP 裕度設置
1f	x08AD	x3051	x3C51	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x0894	x5FF7	x5DF7	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08A0	x09F7	x09E7	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08C0	x1500	x4000	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x0814	x1027	x4800	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x080D	x2ABF	x2EBF	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08C1	x0800	x0B00	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x087D	x0000	x0001	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x082E	x0000	x0000	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x0837	x0000	x00F4	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08BE	x0000	x0200	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08C5	x0000	x4000	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08C7	x0000	x2000	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08B3	x0000	x005A	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08B4	x0000	x005A	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08B0	x0203	x0202	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08B5	x0000	x00EA	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08BA	x0000	x2828	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08BB	x0000	x6828	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08BC	x0000	x0028	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08BF	x0000	x0000	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08B1	x0014	x0014	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08B2	x0008	x0008	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08EC	x0006	x0000	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08C8	x0000	x0003	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08BE	x0000	x0201	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x042B	x0000	x0018	用于進一步減小 SGMII 抖動的設置。
1f	x018C	0x0000	x0001	使 PHY 退出非自主模式（僅當 PHY 加載到非自主模式下時）
1f	x001f	x0000	x4000	軟復位
1f	x0573	0x0000	x0001	使 PHY 啟動鏈路建立過程（完成上述配置后）。
1f	x056A	x1F49	x5F41	在建立鏈路序列期間啟動發送 S 信號的檢測

表 3-2 從模式配置

MMD	寄存器	默認值	已優化	說明
1f	x001f	x0000	x8000	硬復位
1f	x0573	x0000	x0101	不讓 PHY 啟動鏈路建立過程（直至寫入完整配置）
01	x0834	x8001	x8001	在從模式下配置 PHY （如果尚未通過配置 (strap) 這么做）
1f	x0894	x5FF7	x5DF7	OA EMC MDI 輻射測試期間的 DSP 裕度設置
1f	x056A	x1F49	x5F40	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x0405	x6400	x5800	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08AD	x3051	x3C51	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x0894	x5FF7	x5DF7	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08A0	x09F7	x09E7	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08C0	x1500	x4000	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x0814	x1027	x4800	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x080D	x2ABF	x2EBF	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08C1	x0800	x0B00	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x087D	x0000	x0001	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x082E	x0000	x0000	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x0837	x0000	x00F4	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08BE	x0000	x0200	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08C5	x0000	x4000	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08C7	x0000	x2000	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08B3	x0000	x005A	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08B4	x0000	x005A	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08B0	x0203	x0202	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08B5	x0000	x00EA	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08BA	x0000	x2828	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08BB	x0000	x6828	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08BC	x0000	x0028	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08BF	x0000	x0000	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08B1	x0014	x0014	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08B2	x0008	x0008	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08EC	x0006	x0000	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08C8	x0000	x0003	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x08BE	x0000	x0201	OA EMC 4 級抗擾度測試期間的 DSP 裕度設置
1f	x042B	x0000	x0018	用于進一步減小 SGMII 抖動的設置。
1f	x082D	x0B8F	x120F	用于擴展主器件和從器件基準時鐘間 ppm 容差的設置
1f	x0888	x05B8	x0438	用于擴展主器件和從器件基準時鐘間 ppm 容差的設置
1f	x0824	x15E0	x09E0	用于擴展主器件和從器件基準時鐘間 ppm 容差的設置
1f	x056A	x1F49	x5F40	避免在配置完成前開始發送 S 信號檢測
1f	x018C	x0000	x0001	使 PHY 退出非自主模式（僅當 PHY 加載到非自主模式下時）
1f	x001f	x0000	x4000	軟復位
1f	x0573	x0000	x0001	使 PHY 啟動鏈路建立過程（完成上述配置后）。
1f	x056A	x1F49	x5F41	在建立鏈路序列期間啟動發送 S 信號的檢測

注：上述寄存器的寫入順序十分重要。對于主配置和從配置，所有 DSP 設置都在向寄存器 0x0573 和 0x056A 寫入數據的過程中進行。這是為了確保在寫入完整配置前建立鏈路序列不會啟動。