AFE7799 集成了四個基于 0-IF 架構(gòu)的發(fā)送器鏈，其方框圖如圖 4-2 所示。發(fā)送器鏈的模擬部分包含兩個 14 位、3.4Gsps IQ DAC，后跟一個可編程重建和 DAC 鏡像抑制濾波器以及一個 IQ 調(diào)制器，用于驅(qū)動具有 39dB 增益控制范圍的寬帶射頻放大器。發(fā)送器鏈的數(shù)字部分包含多個塊，可內(nèi)插和過濾從支持的輸入速率到 DAC 時鐘速率范圍內(nèi)的信號，并補償模擬部分的一些損失（例如 LO 泄漏、IQ 失配、DSA 步進(jìn)錯誤）。

兩個 IQ DACscan 可配置為在兩種不同的采樣率模式下工作：48x (2949.12Msps) 和 54x (3317.76Msps)。

圖 4-2 TX 鏈方框圖

AFE7799 發(fā)送器鏈的數(shù)字部分如圖 4-2 所示。TX 鏈的輸入是來自 JESD 塊的復(fù)合信號。第一級是 PA 保護塊，可用于監(jiān)控輸入信號，檢查輸入功率何時出現(xiàn)可能損壞功率放大器的行為。

在 PA 保護塊之后，是低 IF 內(nèi)插級，后跟帶 NCO 的低 IF 混頻器。這些塊可增加采樣率，使輸入信號頻率偏移，從而實現(xiàn)低 IF 運行模式。如果不使用移頻，可繞過這些塊。

下一個塊涉及基帶處理功能，其中包括對模擬元件的增益控制和補償。最后一個數(shù)字塊是第二內(nèi)插級，其中信號輸出進(jìn)入 I/Q DAC。

IQ 失配補償塊由啟動和實時跟蹤算法控制。它根據(jù)基帶頻率提供邊帶抑制，并通過補償進(jìn)行 LO 饋送。AFE7799 支持以下模式：更新 QMC 系數(shù)后，主機可通過 GPIO 引腳進(jìn)行控制。通過 SPI 配置此模式時，估算器會持續(xù)計算校正參數(shù)，但只有將分配的引腳 (TXQMCEN) 設(shè)為高電平時，QMC 塊系數(shù)才會更新為最新參數(shù)。相關(guān)詳細(xì)信息，請參閱Topic Link Label8。