ZHCSZ30 October 2025 TPS7E67-Q1
ADVANCE INFORMATION
電源正常 (PG) 引腳為開漏輸出，可以通過外部上拉電阻器連接到穩(wěn)壓電源。在 節(jié) 5.3 表中，最大上拉電壓作為 VPG 列出。要使 PG 引腳具有有效輸出，IN 引腳上的電壓必須大于 VUVLO(+)，如 節(jié) 5.5 表中所列。當(dāng) VOUT 超過 VIT(PG) 時，PG 輸出為高阻抗，PG 引腳電壓上拉至連接的穩(wěn)壓電源。當(dāng)穩(wěn)壓輸出降至 VIT-(PG) 以下時，開漏輸出開啟并將 PG 輸出拉至低電平。如果不需要輸出電壓監(jiān)控，則可將 PG 引腳保持懸空或接地。通過將上拉電阻器連接至外部電源，任何下游器件都可以接收電源正常 (PG) 作為可用于時序控制的邏輯信號。確保外部上拉電源電壓使接收器件獲得有效的邏輯信號。
當(dāng)對可調(diào)節(jié)器件使用前饋電容器 (CFF) 時，LDO 啟動的時間常數(shù)會增加，而電源正常輸出時間常數(shù)保持不變，這可能導(dǎo)致電源正常輸出的狀態(tài)無效。為避免此問題并接收有效的 PG 輸出，請確保 LDO 啟動和電源正常輸出的時間常數(shù)相匹配，這可以通過添加一個與電源正常上拉電阻器并聯(lián)的電容器來完成。有關(guān)更多信息，請參閱使用前饋電容器和低壓降穩(wěn)壓器的優(yōu)缺點應(yīng)用手冊。