欧美一区二区三区成人片在线,亚洲色偷偷色噜噜狠狠99网,久久综合久久美立坚合众国

ZHCSCX9 October 2014 RM41L232

PRODUCT PREVIEW Information. Product in design phase of development. Subject to change or discontinuance without notice.

封裝選項

機械數據 (封裝 | 引腳)

PGE|144
- MTQF017A

散熱焊盤機械數據 (封裝 | 引腳)

訂購信息

zhcscx9_oa

4 規范

4.1 自然通風運行溫度范圍內的最大絕對值，⁽¹⁾

		最小值	最大值	單位
電源電壓范圍：	V_CC⁽²⁾	-0.3	1.43	V
	V_CCIO，V_CCP⁽²⁾	-0.3	4.6	V
	V_CCAD	-0.3	3.6	V
輸入電壓范圍：	所有的輸入引腳	-0.3	4.6	V
輸入電壓范圍：	ADC 輸入引腳	-0.3	4.6	V
輸入鉗位電流：	I_IK(V_I<0 或 V_I>V_CCIO) 所有引腳，除了 ADIN[21:20,17:16,11:0]	-20	+20	mA
	I_IK(V_I<0 或 V_I>V_CCAD) ADIN[21:20,17:16,11:0]	-10	+10	mA
	總計	-40	+40	mA
自然通風運行溫度范圍，T_A：		-40	105	°C
運行結溫范圍，T_J：		-40	130	°C
鎖斷性能：	I 測試，所有 I/O 引腳	-100	+100	mA

(1) 超出“最大絕對額定值”下列出的值的應力可能會對器件造成永久損壞。這些僅為在應力額定值下的工作情況，對于額定值下的器件的功能性操作或者在超出“推薦的操作條件”下的任何其它情況，在此并未說明。長時間運行在最大絕對額定條件下會影響設備的可靠性。

(2) 長時間在最大額定值條件下運行有可能會影響器件可靠性。所有電壓值均是相對于和它們相連的地線。

4.2 處理額定值

				最小值	最大值	單位
T_stg	儲存溫度范圍			-65	150	°C
V_ESD	靜電放電 (ESD) 性能：	人體模型 (HBM)，符合 ANSI/ESDA/JEDEC JS001⁽¹⁾		-2	2	kV
V_ESD	靜電放電 (ESD) 性能：	充電器件模型 (CDM)，符合 JESD22-C101⁽²⁾	所有引腳	-250	250	V

(1) JEDEC 文檔 JEP155 規定：500V HBM 允許在標準 ESD 控制流程下安全生產。

(2) JEDEC 文檔 JEP157 規定：250V CDM 允許在標準 ESD 控制流程下安全生產。

4.3 上電小時數 (POH)

為方便起見，本節單獨提供，并且未擴展或修改適用于 TI 半導體產品的 TI 標準條款和條件下提供的保修范圍。中所示的值。

POH 是電壓、溫度和時間的函數。如果在較高電壓和溫度下使用，實現相同可靠性性能的 POH 會減少。

可靠性數據基于與 100000 上電小時（結溫溫度 105°C）等效的溫度系統配置。

4.4 建議的運行條件⁽¹⁾

		最小值	標稱值	最大值	單位
V_CC	數字邏輯電源電壓（內核）	1.14	1.2	1.32	V
V_CCIO	數字邏輯電源電壓 (I/O)	3	3.3	3.6	V
V_CCAD/V_ADREFHI	MibADC 電源電壓/模數轉換高電壓基準源	3	3.3	3.6	V
V_CCP	閃存泵電源電壓	3	3.3	3.6	V
V_SS	數字邏輯電源接地		0		V
V_SSAD/V_ADREFLO	MibADC 電源接地/模數轉換低電壓基準源	-0.1		0.1	V
V_SLEW	針對 V_CCIO，V_CCAD 和 V_CCP 電源的最大正轉換率			1	V/µs
T_A	自然通風工作溫度范圍	-40		105	°C
T_J	工作結溫⁽²⁾	-40		130	°C

(1) 所有的電壓都以 V_SS為基準，除了 V_CCAD以V_SSAD為基準

(2) 可靠性數據基于與 100000 小時加電小時（結溫溫度 105°C）等效的溫度系統配置

4.5 建議時鐘域運行條件下的開關特性

Table 4-1 時鐘域時序規范

參數		最大值	單位
f_HCLK	HCLK - 系統時鐘頻率	80	MHz
f_GCLK	GCLK - CPU 時鐘頻率（比率 f_GCLK:f_HCLK=1:1）	f_HCLK	MHz
f_VCLK	VCLK - 初級外設時鐘頻率	80	MHz
f_VCLK2	VCLK2 - 次級外設時鐘頻率	80	MHz
f_VCLKA1	VCLKA1- 初級異步外設時鐘頻率	80	MHz
f_RTICLK	RTICLK - 時鐘頻率	f_VCLK	MHz

4.6 要求等待狀態

TCM RAM 可支持 CPU 全速編程和取數據，而無需任何地址或數據等待狀態。沒有需要為 RAM 等待狀態編程的寄存器。

TCM 閃存可支持零地址和非管道模式中高達 45MHz CPU 速度的數據等待狀態。在無地址等待狀態和數據等待狀態下，在管道模式中，該閃存支持 80MHz 的最大 CPU 時鐘速率。

正確的等待狀態應在寄存器字段地址設置等待狀態使能 (ASWSTEN 0xFFF87000[4])、隨機等待狀態 (RWAIT 0xFFF87000[11:8]) 和仿真等待狀態 (EWAIT 0xFFF872B8[19:16]) 中設置，如下面的Figure 4-1 所示。

Figure 4-1 等待狀態機制

閃存包裝程序默認為非管道模式，其中禁用地址等待狀態，ASWSTEN=0；主內存隨機讀取數據等待狀態，RWAIT=1；仿真內存隨機讀取等待狀態，EWAIT=1。

4.7 推薦運行條件內的功耗

參數		測試條件	最大值	單位
I_CC	V_CC 數字電源電流（工作模式）	f_HCLK = 80MHz	135⁽²⁾	mA
	V_CC 數字電源電流（LBIST 模式）	LBIST 時鐘速率 = 45MHz	145⁽³⁾⁽⁴⁾	mA
	VCC 數字電源電流（PBIST 模式）	PBIST ROM 時鐘頻率 = 80MHz	135⁽³⁾⁽⁴⁾	mA
I_CCREFHI	AD_REFHI電源電流（運行模式）	AD_REFHImax	3	mA
I_CCAD	V_CCAD 電源電流（工作模式）	V_CCADmax	45⁽¹⁾	mA
I_CCIO	V_CCIO 數字電源電流（工作模式）。	無直流負載，V_CCmax
I_CCP	V_CCP泵電源電流	讀取模式
I_CCP，I_CCIO，I_CCAD	3.3V 電源電流	從一組中讀取并編程或擦除另外一組，V_CCPmax	65⁽¹⁾	mA

(1) 三個組合電源的最大電流要求

(2) 可降低最大 I_CC值

隨電壓線性變化
對于較低工作頻率，在 f_HCLK= f_VCLK 時，減小比率為 0.76 mA/MHz
對于較低結溫溫度，減小比率由以下等式給出，其中，T_JK 是單位為開 (Kelvin) 的結溫溫度，結果的單位為毫安培。

60 - 0.001 e^{0.026 T_JK}

(3) 可降低最大 I_CC，值

隨電壓線性變化
對于較低結溫溫度，減小比率由以下等式給出，其中，T_JK 是單位為開 (Kelvin) 的結溫溫度，結果的單位為毫安培。

60 - 0.001 e^{0.026 T_JK}

(4) LBIST 和 PBIST 電流持續時間短，通常少于 10ms。通常在器件和穩壓器的熱計算中將它們忽略

4.8 PZ 的熱阻特性

Table 4-2給出了 PQFP-PZ 機械封裝的熱敏電阻特性。

Table 4-2 熱敏電阻特性
（S-PQFP 封裝）[PZ]

參數	°C/W
R_θJA	48
R_θJC	5

4.9 推薦運行條件下的⁽¹⁾輸入/輸出電氣特性

參數			測試條件	最小值	最大值	單位
V_hys	輸入滯后	所有輸入		180		mV
V_IL	低電平輸入電壓	所有輸入⁽²⁾		-0.3	0.8	V
V_IH	高電平輸入電壓	所有輸入⁽²⁾		2	V_CCIO + 0.3	V
V_OL	低電平輸出電壓		I_OL = I_OLmax		0.2 V_CCIO	V
V_OL	低電平輸出電壓		I_OL = 50µA，標準輸出模式		0.2	V
V_OH	高電平輸出電壓		I_OH = I_OHmax	0.8 V_CCIO		V
V_OH	高電平輸出電壓		I_OH = 50µA，標準輸出模式	V_CCIO - 0.3		V
I_IC	輸入鉗位電流（I/O 引腳）		V_I < V_SSIO - 0.3 或 V_I> V_CCIO + 0.3	-3.5	3.5	mA
I_I	輸入電流（I/O 引腳）	I_IH 下拉 20µA	V_I = V_CCIO	5	40	µA
		I_IH 下拉 100µA	V_I = V_CCIO	40	195
		I_IL 上拉 20µA	V_I = V_SS	-40	-5
		I_IL 上拉 100µA	V_I = V_SS	-195	-40
		所有其他引腳	無上拉或下拉	-1	1
C_I	輸入電容				2	pF
C_O	輸出電容				3	pF

(1) 源電流（器件輸出）為負，而灌電流（器件輸入）為正。

(2) 這并不適用于 nPORRST 引腳。

4.10 輸出緩沖器驅動強度

Table 4-3 輸出緩沖器驅動強度

低電平輸出電流， I_OL，此時 V_I = V_OLmax 或高電平輸出電流， I_OH，此時 V_I = V_OHmin	信號
8mA	EQEPI，EQEPS， TMS，TDI，TDO，RTCK， nERROR
4mA	TEST， MIBSPI1SIMO，MIBSPI1SOMI，MIBSPI1CLK，SPI3CLK，SPI3SIMO，SPI3SOMI， nRST
2mA 零主導	AD1EVT， CAN1RX，CAN1TX，CAN2RX，CAN2TX， GIOA[0-7]， LINRX，LINTX， MIBSPI1NCS[0-3]，MIBSPI1NENA N2HET[0]，N2HET[2]，N2HET[4]，N2HET[6]，N2HET[8]，N2HET[10]，N2HET[12]，N2HET[14]，N2HET[16]，N2HET[18]，N2HET[22]，N2HET[24]， SPI2NCS[0-3]，SPI3NENA，SPI3NCS[0]
可選 8mA/2mA	ECLK， SPI2CLK，SPI2SIMO，SPI2SOMI 輸出緩沖器對于這些信號的缺省驅動強度為 8mA。

Table 4-4 可選 8mA/2mA 控制

信號	控制位	地址	2mA
ECLK	SYSPC10[0]	0xFFFF FF78	1
SPI2CLK	SPI2PC9[9]⁽¹⁾	0xFFF7 F668	1
SPI2SIMO	SPI2PC9[10]⁽¹⁾	0xFFF7 F668	1
SPI2SOMI	SPI2PC9[11]⁽¹⁾	0xFFF7 F668	1

(1) 不要對 SPI2PC9[31.16] 進行字節或半字寫入操作，這是因為這樣會不小心改變 SPI2 引腳的驅動強度

4.11 輸入時序

Figure 4-2 TTL - 電平輸入

Table 4-5 對于輸入的時序要求⁽¹⁾

		最小值	最大值	單位
t_pw	輸入最小脈沖寬度	t_c(VCLK)+ 10⁽²⁾		ns

(1) t_c(VCLK) = 外設 VBUS 時鐘周期時間 = 1/f_(VCLK)

(2) 上面顯示的時序僅對在 GIO 模式中使用的引腳有效。

4.12 輸出時序

Table 4-6 輸出時序與負載電容 (CL) 間關系的開關特性

參數				最大值	單位
上升時間，t_r	8mA 引腳		CL=15pF	2.5	ns
			CL = 50pF	4
			CL = 100pF	7.2
			CL = 150pF	12.5
下降時間，t_f			CL = 15pF	2.5	ns
			CL = 50pF	4
			CL = 100pF	7.2
			CL = 150pF	12.5
上升時間，t_r	4mA 引腳		CL=15pF	5.6	ns
			CL = 50pF	10.4
			CL = 100pF	16.8
			CL = 150pF	23.2
下降時間，t_f			CL = 15pF	5.6	ns
			CL = 50pF	10.4
			CL = 100pF	16.8
			CL = 150pF	23.2
上升時間，t_r	2mA-z 引腳		CL=15pF	8	ns
			CL = 50pF	15
			CL = 100pF	23
			CL = 150pF	33
下降時間，t_f			CL = 15pF	8	ns
			CL = 50pF	15
			CL = 100pF	23
			CL = 150pF	33
上升時間，t_r	可選的 8mA/2mA-z 引腳	8mA 模式	CL = 15pF	2.5	ns
			CL = 50pF	4
			CL = 100pF	7.2
			CL = 150pF	12.5
下降時間，t_f			CL = 15pF	2.5	ns
			CL = 50pF	4
			CL = 100pF	7.2
			CL = 150pF	12.5
上升時間，t_r		2mA-z 模式	CL=15pF	8	ns
			CL = 50pF	15
			CL = 100pF	23
			CL = 150pF	33
下降時間，t_f			CL = 15pF	8	ns
			CL = 50pF	15
			CL = 100pF	23
			CL = 150pF	33

Figure 4-3 CMOS 電平輸出

Table 4-7 對于輸入的時序要求⁽¹⁾

參數		最小值	最大值	單位
t_{d（并行輸出）}	通用輸出信號從低到高或從高到低轉換間的延遲可由一個應用并行配置，例如 GIOA 端口中的所有信號，或所有 N2HET 信號。		5	ns

(1) 這個技術規格并未將任何輸出緩沖器驅動強度差異或者任何外部電容負載差異計算在內。檢查Table 4-3每個信號上的輸出緩沖器驅動強度信息。