TLV187x 具有獨特的“懸空”輸出級，輸入和輸出具有單獨的電源，從而可以在不需要外部電平轉換的情況下達到所需的輸出電平。這樣就可以使用雙電源以及專為直接驅動處理器、ASIC 或柵極驅動器而設計的以接地為基準的低電壓邏輯輸出，來直接檢測雙極輸入信號。

VCCI 和 VEEI 引腳為輸入級和比較器內核提供電源。VCCO 和 VEEO 引腳為輸出級提供電源并設置輸出擺幅。

VCCO 和 VEEO 引腳受到 VEEI 和 VCCI 引腳的限制。有關規格信息，請參閱絕對最大額定值和建議運行條件表。以下是對這些限制的總結。

圖 6-2 電源限制的圖形視圖

VCCI 是輸入級的正電源，用于設置正輸入電壓范圍（正 VCM）。為了確立總工作電壓 (V_S)，VCCI 必須比 VEEI 至少高 2.7V，最多不超過 40V。

VCCO 是輸出級的正電源，用于設置輸出高電壓電平 (VOH)。VCCO 必須比 VEEO 至少高 2.7V，最多不超過 VCCI。

VEEO 是輸出級的負電源，用于設置輸出低電壓電平 (VOL)。VEEO 引腳必須等于或大于 VEEI 引腳，且 VEEI 和 VEEO 引腳之間的最大差值為 +18V。

VEEI 為輸入級的負電源，用于設置負輸入電壓范圍（負 VCM）。VEEI 引腳是器件的最大負值“基板”電源。因此，VEEI 引腳必須處于最大負值電路電勢下。使用任何電源引腳組合時，整個器件的電壓都不得超過 40V。

例如，如果一個應用的輸入級為 VCCI = +15V、VEEI = -15V，輸出級采用單電源且 VCCO = +3.3V、VEEO = GND，這是可以接受的。

但是，如果一個應用的 VCCI = +5V、VEEI = GND，輸出級采用雙電源且 VCCO = +12V、VEEO = -12V，這是不可以的，因為這違反了以下規則：VEEO >= VEEI（VEEI 不是最低負電勢）和 VCCI < VCCO。如果 VCCI 改為連接至 +12V 電源，而 VEEI 連接 -12V 電源，則這是可以接受的。

相反，如果一個負輸入電壓應用的 VCCI = GND、VEEI = -12V，且輸出級采用單電源，VCCO = +3V、VEEO = GND，這是不可接受的，因為這違反了 VCCO >= VCCI（VEEO 大于 VCCI）規則。在這種情況下，應改為將 VCCI 連接到 +3V 輸出電源，這是可以接受的 (VCCI = VCCO)。

只要 VCCO 小于或等于 VCCI (VCCO <= VCCI)，也可以使用單電源應用，VEEO 和 VEEI 都連接在 GND。因此，VCCO = +3V 和 VCCI = +12V 是可以接受的，但 VCCO = +12V 和 VCCI = +3V 是不可接受的（應該改為將 VCCI 連接到 +12V，使其可接受）。

只要遵循上述條件（VCCI >= +5V 和 VEEO > VEEI）且 VEEO 和 VCCO 之間的最小電壓為 +2.7V，那么也可以使輸出擺幅介于兩個正電壓值（例如 +2V 和 +5V，即 VEEO = +2V，VCCO = +5V）之間。