ZHCSJ61F August 2018 – August 2023 LM5155-Q1 , LM51551-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 修訂歷史記錄
- 5 說明（續）
- 6 器件比較表
- 7 引腳配置和功能
- 8 規格
-
9 詳細說明
- 9.1 概述
- 9.2 功能方框圖
- 9.3
特性說明
- 9.3.1 線路欠壓鎖定（UVLO/SYNC 引腳）
- 9.3.2 高壓 VCC 穩壓器（BIAS、VCC 引腳）
- 9.3.3 軟啟動（SS 引腳）
- 9.3.4 開關頻率（RT 引腳）
- 9.3.5 時鐘同步（UVLO/SYNC 引腳）
- 9.3.6 電流檢測和斜率補償（CS 引腳）
- 9.3.7 電流限制和最短導通時間（CS 引腳）
- 9.3.8 反饋和誤差放大器（FB、COMP 引腳）
- 9.3.9 電源正常狀態指示器（PGOOD 引腳）
- 9.3.10 斷續模式過載保護（僅限 LM51551）
- 9.3.11 最大占空比限制和最小輸入電源電壓
- 9.3.12 MOSFET 驅動器（GATE 引腳）
- 9.3.13 過壓保護 (OVP)
- 9.3.14 熱關斷 (TSD)
- 9.4 器件功能模式
- 10應用和實施
- 11電源相關建議
- 12布局
- 13器件和文檔支持
- 14機械、封裝和可訂購信息
9.3.1 線路欠壓鎖定（UVLO/SYNC 引腳）
器件具有雙電平 UVLO 電路。上電期間，如果 BIAS 引腳電壓大于 2.7V，且 UVLO 引腳電壓介于使能閾值 (VEN) 和 UVLO 閾值 (VUVLO) 之間的時間超過 1.5μs（請參閱節 9.3.5 了解更多詳細信息），則器件啟動且內部配置生效。該器件在進入待機模式之前通常需要 65μs 的內部啟動延遲。在待機模式下，VCC 穩壓器和 RT 穩壓器可以運行，SS 引腳接地，GATE 輸出端沒有開關。
圖 9-1 線路 UVLO 和使能當 UVLO 引腳電壓高于 UVLO 閾值時，器件進入運行模式。在運行模式下，如果 VCC 電壓大于 4.5V 或如果 VCC 電壓超過 2.85V VCC UV 閾值 (VVCC-UVLO) 之后 50μs（以先發生者為準），則軟啟動序列會啟動。UVLO 遲滯通過一個內部 50mV 電壓遲滯和一個額外的 5μA 電流源（可開啟或關閉）實現。當 UVLO 引腳電壓超過 UVLO 閾值時，將啟用電流源，以快速升高 UVLO 引腳電壓。當 UVLO 引腳電壓降至 UVLO 閾值以下時，將禁用電流源，導致 UVLO 引腳電壓快速下降。當 UVLO 引腳電壓低于使能閾值 (VEN) 時，器件會在 35μs（典型值）延遲后進入關斷模式，并禁用所有功能。
圖 9-2 升壓啟動波形情況 1：通過 2.85V VCC UVLO 啟動，啟動后進行 UVLO 切換
圖 9-3 升壓啟動波形情況 2：當 VCC > 4.5V 時啟動，啟動后進行 EN 切換外部 UVLO 電阻分壓器的設計必須確保當輸入電壓處于所需工作范圍內時，UVLO 引腳上的電壓大于 1.5V（典型值）。RUVLOT 和 RUVLOB 的值可按方程式 1 和方程式 2 所示進行計算。
其中
- VSUPPLY(ON) 是所需的轉換器啟動電壓。
- VSUPPLY(OFF) 是所需的轉換器關斷電壓。
需要使用一個 UVLO 電容器 (CUVLO)，以防在啟動期間或在低輸入電壓下發生嚴重負載瞬態期間，輸入電壓瞬間降至 VSUPPLY(OFF) 以下。如果所需的 UVLO 電容器較大，則可以使用額外的串聯 UVLO 電阻 (RUVLOS)，以便在 5μs 遲滯電流開啟時快速升高 UVLO 引腳的電壓。
圖 9-4 采用三個 UVLO 電阻時的線路 UVLO請勿將 UVLO 引腳懸空。不使用時連接到 BIAS 引腳。