ZHCSOD8B November 2021 – August 2025 CDCDB400
PRODUCTION DATA
| 引腳 | 類型(2) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| 輸入時鐘 | |||
| CLKIN_P | 3 | I | LP-HCSL 差分時鐘輸入。通常直接連接至時鐘源的差分輸出。 |
| CLKIN_N | 4 | I | |
| 輸出時鐘 | |||
| CK0_P | 13 | O | LP-HCSL 通道 0 的差分時鐘輸出。通常直接連接至 PCIe 差分時鐘輸入。如果未使用，可以將其保持連接狀態(tài)。 |
| CK0_N | 14 | O | |
| CK1_P | 19 | O | LP-HCSL 通道 1 的差分時鐘輸出。通常直接連接至 PCIe 差分時鐘輸入。如果未使用，可以將其保持連接狀態(tài)。 |
| CK1_N | 20 | O | |
| CK2_P | 22 | O | LP-HCSL 通道 2 的差分時鐘輸出。通常直接連接至 PCIe 差分時鐘輸入。如果未使用，可以將其保持連接狀態(tài)。 |
| CK2_N | 23 | O | |
| CK3_P | 27 | O | LP-HCSL 通道 3 的差分時鐘輸出。通常直接連接至 PCIe 差分時鐘輸入。如果未使用，可以將其保持連接狀態(tài)。 |
| CK3_N | 28 | O | |
| 管理和控制(1) | |||
| CKPWRGD_PD# | 1 | I、S、PD | 時鐘電源正常和斷電多功能輸入引腳及內(nèi)部 180kΩ 下拉電阻。通常連接到微控制器的 GPIO。如果未使用，可以將其保持連接狀態(tài)。PWRGD 首次置為高電平后，該引腳變?yōu)?PD 引腳，并且該引腳控制斷電模式： 低電平：斷電模式，所有輸出通道處于三態(tài)。 高電平：正常運行模式。 |
| OE0# | 15 | I、S、PD | 具有內(nèi)部 180kΩ 下拉電阻的通道 0 輸出使能，低電平有效。通常連接到微控制器的 GPIO。如果未使用，可以將其保持連接狀態(tài)。 低電平：啟用輸出通道 0。 高電平：禁用輸出通道 0。 |
| OE1# | 18 | I、S、PD | 具有內(nèi)部 180kΩ 下拉電阻的通道 1 輸出使能，低電平有效。通常連接到微控制器的 GPIO。如果未使用，可以將其保持連接狀態(tài)。 低電平：啟用輸出通道 1。 高電平：禁用輸出通道 1。 |
| OE2# | 24 | I、S、PD | 具有內(nèi)部 180kΩ 下拉電阻的通道 2 輸出使能，低電平有效。通常連接到微控制器的 GPIO。如果未使用，可以將其保持連接狀態(tài)。 低電平：啟用輸出通道 2。 高電平：禁用輸出通道 2。 |
| OE3# | 26 | I、S、PD | 具有內(nèi)部 180kΩ 下拉電阻的通道 3 輸出使能，低電平有效。通常連接到微控制器的 GPIO。如果未使用，可以將其保持連接狀態(tài)。 低電平：啟用輸出通道 3。 高電平：禁用輸出通道 3。 |
| SMBus 和 SMBus 地址 | |||
SADR0 | 5 | I，S，PU / PD | SMBus 地址搭接位。這是一個 3 電平輸入，與引腳 B8 結合解碼以設置 SMBus 地址。未連接時，該引腳具有內(nèi)部 180kΩ 上拉/下拉電阻網(wǎng)絡偏置至 GND。 對于高電平輸入配置，該引腳必須通過 1k 至 5k 的外部上拉電阻上拉至 3.3V VDD，容差為 5%。 對于低電平輸入配置輸入，必須通過 1k 至 5k 的外部下拉電阻將該引腳下拉至地，容差為 5%。 對于中電平輸入配置，該引腳必須保持懸空，并且不連接到 VDD 或地。 |
| SMBDAT | 6 | I/O | SMBus 接口的數(shù)據(jù)引腳。通常使用外部上拉電阻上拉至 3.3V VDD。建議的上拉電阻值為 > 8.5k。 |
| SMBCLK | 7 | I | SMBus 接口的時鐘引腳。通常使用外部上拉電阻上拉至 3.3V VDD。建議的上拉電阻值為 > 8.5k。 |
| 電源電壓和接地 | |||
| VDDR | 2 | P | 輸入時鐘接收器的電源輸入。連接至 3.3V 電源軌，并使用電容器去耦至 GND。將 0.1μF 電容器放置在靠近電源和接地之間每個電源引腳的位置。 |
| VDD | 12、16、21、25、29、31 | P | 用于輸出通道和內(nèi)核電壓的 3.3V 電源。 |
| GND | DAP | G | 接地。將接地焊盤連接到系統(tǒng)接地端。 |
| 無連接 | |||
| NC | 8、9、10、11、17、30 | — | 不要將引腳連接到 GND 或 VDD。保持懸空。 |
| NC | 32 | — | 引腳可以連接到 GND、VDD，或以其他方式連接到絕對最大額定值中規(guī)定的電源電壓范圍內(nèi)的任何電位。 |