国产综合午夜福利,亚洲一区二区精品蜜桃

ZHCSXJ6B December 2024 – June 2025 ADC3568 , ADC3569

PRODUCTION DATA

封裝選項

機(jī)械數(shù)據(jù) (封裝 | 引腳)

RTD|64
- MPQF141C

散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)

RTD|64
- QFND625

訂購信息

8.5.6 寄存器詳細(xì)說明

圖 8-73 寄存器 0x025

7	6	5	4	3	2	1	0
0	0	0	CFG RDY	0	0	0	0

表 8-18 寄存器 0x025 字段說明

位	字段	類型	說明
7-5	0	R/W	必須寫入 0
0	CFG RDY	R/W	該位指示硬件復(fù)位后內(nèi)部保險絲加載的狀態(tài)。 0：保險絲加載未完成 1：保險絲已加載并應(yīng)用，器件已準(zhǔn)備好進(jìn)行編程。
3-0	0	R/W	必須寫入 0

圖 8-74 寄存器 0x100

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	復(fù)位

表 8-19 寄存器 0x100 字段說明

位	字段	類型	復(fù)位	說明
7-1	0	R/W	0	必須寫入 0
0	復(fù)位	R/W	0	該位會將所有內(nèi)部寄存器復(fù)位為默認(rèn)值并自行清零。

圖 8-75 寄存器 0x101

7	6	5	4	3	2	1	0
0	0	0	GBL PDN	0	0	0	0

表 8-20 寄存器 0x101 字段說明

位	字段	類型	說明
7-5	0	R/W	必須寫入 0
4	GBL PDN	R/W	全局?jǐn)嚯?。該位使整個器件斷電。該功能也可以使用 GPIO 引腳來實現(xiàn)。 0：正常運(yùn)行 1：器件處于全局?jǐn)嚯娔Ｊ较?/td>
3-0	0	R/W	必須寫入 0

圖 8-76 寄存器 0x102

7	6	5	4	3	2	1	0
0	SYSREF DET CLR	0	0	0	0	0	0

表 8-21 寄存器 0x102 字段說明

位	字段	類型	說明
7	0	R/W	必須寫入 0
6	SYSREF DET CLR	R/W	該位復(fù)位 SYSREF DET 標(biāo)志（0x140，D6） 0：正常運(yùn)行 1：SYSREF DET 標(biāo)志復(fù)位。
5-0	0	R/W	必須寫入 0

圖 8-77 寄存器 0x104

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	CHA TERM

表 8-22 寄存器 0x104 字段說明

位	字段	類型	復(fù)位	說明
7-1	0	R/W	0	必須寫入 0
0	CHA TERM	R/W	0	ChA 內(nèi)部端接。該位設(shè)置通道 A 上的內(nèi)部端接。 0：100Ω 差分端接 1：200Ω 差分端接

表 8-23 寄存器 0x10A

7	6	5	4	3	2	1	0
0	0	0	0	0	OVR CLR		OVR STICKY

表 8-24 寄存器 0x10A 字段說明

位	字段	類型	說明
7-3	0	R/W	必須寫入 0
2-1	OVR CLR	R/W	這對于清除粘滯位很有用。將值設(shè)置為 0x2 會清除粘滯 OVR
0	OVR STICKY	R/W	該位將 OVR 設(shè)置為粘滯位。 0：OVR 不是粘滯位（基于 <OVR LENGTH> 進(jìn)行更新） 1：OVR 是粘滯位（使用 <OVR CLR> 進(jìn)行復(fù)位）

表 8-25 寄存器 0x10B

7	6	5	4	3	2	1	0
OVR LENGTH

表 8-26 寄存器 0x10B 字段說明

位	字段	類型	復(fù)位	說明
7-0	OVR LENGTH	R/W	0	這個控制 OVR 脈沖擴(kuò)展。該字段根據(jù)時鐘周期數(shù)來指定擴(kuò)展寬度。例如，0x0F 將 OVR 長度設(shè)置為 16 個時鐘周期。

圖 8-78 寄存器 0x110

7	6	5	4	3	2	1	0
LVDS TERM	0	LVDS ? 擺幅	0	0	SDR/DDR	0	0

表 8-27 寄存器 0x110 字段說明

位	字段	類型	復(fù)位	說明
7	LVDS TERM	R/W	0	該位配置 LVDS 端接電阻。設(shè)置該位將啟用 100Ω 端接。默認(rèn)端接電阻為 50Ω
6	0	R/W	0	必須寫入 0
5	LVDS ? 擺幅	R/W	0	該位將 LVDS 輸出擺幅降低 50% 以節(jié)省功耗。 0：正常輸出擺幅 1：減小輸出擺幅
4-3	0	R/W	0	必須寫入 0
2	SDR/DDR	R/W	1	該位配置并行 LVDS 輸出接口。僅輸出單個通道時，可以啟用 SDR LVDS。 0：DDR LVDS 1：SDR LVDS
1-0	0	R/W	0	必須寫入 0

圖 8-79 寄存器 0x111/0x112

7	6	5	4	3	2	1	0
LVDS DATA INV [7:0]
LVDS DATA INV [15:8]

表 8-28 寄存器 0x111/0x112 字段說明

位	字段	類型	復(fù)位	說明
7-0	LVDS DATA INV [15:0]	R/W	0	這些位允許反轉(zhuǎn)各個 LVDS 輸出通道的極性，如表 8-29 所示。 0：極性如引腳圖所示。 1：極性反轉(zhuǎn)

表 8-29 LVDS 數(shù)據(jù)反轉(zhuǎn)寄存器通道分配

寄存器地址	0x112								0x111
寄存器位	D7	D6	D5	D4	D3	D2	D1	D0	D7	D6	D5	D4	D3	D2	D1	D0
LVDS 輸出通道	8	9	10	11	12	13	14	15	7	6	5	4	3	2	1	0

圖 8-80 寄存器 0x113/0x114

7	6	5	4	3	2	1	0
LVDS PDN [14:8]							0
0	0	0	0	0	0	0	LVDS PDN [15]

表 8-30 寄存器 0x113/0x114 字段說明

位	字段	類型	復(fù)位	說明
7-0	LVDS PDN [15:8]	R/W	0	這些寄存器位可以通過 LVDS 引腳關(guān)斷各個 LVDS 輸出通道，使其進(jìn)入高阻抗?fàn)顟B(tài)（例如 0x113 (D7) 會將輸出通道 14 斷電）。其余 LVDS 通道 (0-7) 斷電寄存器位于寄存器 0x691/0x692 中。 0：正常運(yùn)行 1：LVDS 輸出通道斷電
7-0	0	R/W	0	必須寫入 0

圖 8-81 寄存器 0x115

7	6	5	4	3	2	1	0
0	0	0	0	FCLK DC	FCLK DIS	0	LVDS SCR EN

表 8-31 寄存器 0x115 字段說明

位	字段	類型	說明
7-4	0	R/W	必須寫入 0
3	FCLK DC	R/W	該位允許調(diào)整 FCLK 占空比。 0：在輸出采樣開始時，F(xiàn)CLK 會在一個 DCLK 周期內(nèi)保持高電平 1：FCLK 在輸出采樣的 50% 時間內(nèi)保持高電平
2	FCLK DIS	R/W	該位禁用輸出 FCLK。FCLK 在通道 DOUT0 上傳輸。在使用所有 16 個通道的抽取模式下，F(xiàn)CLK 會取代 LSB。 0：FCLK 取代 LSB 數(shù)據(jù)，并在 DOUT0 上發(fā)送 1：FCLK 被禁用，并且 LSB 數(shù)據(jù)在 DOUT0 上發(fā)送。
1	0	R/W	必須寫入 0
0	0	R/W	必須寫入 0

圖 8-82 寄存器 0x116

7	6	5	4	3	2	1	0
LVDS MUX EN	LVDS 交換上升/下降	0	0	0	LVDS SCR

表 8-32 寄存器 0x116 字段說明

位	字段	類型	說明
7	LVDS MUX EN	R/W	該位啟用寄存器 0x117..0x11E 中的 LVDS 輸出多路復(fù)用器。 0：LVDS 輸出多路復(fù)用器禁用 1：LVDS 輸出多路復(fù)用器啟用
6	LVDS 交換上升/下降	R/W	該位交換在 DCLK 的上升沿和下降沿傳輸?shù)妮敵鰯?shù)據(jù)位。 0：正常運(yùn)行 1：交換上升沿和下降沿的輸出位。
5-3	0	R/W	必須寫入 0
2-0	LVDS SCR	R/W	該字段控制輸出數(shù)據(jù)上的擾頻和 LSB 插入配置 000：默認(rèn)操作 001：數(shù)據(jù)與 PRBS 位進(jìn)行異或運(yùn)算。此 PRBS 插入到 LSB 位置。PRBS 由較大的 LFSR 生成，可以在所有實際場景中視為隨機(jī) 010：OVR 插入 LSB 位置 011：OVR 插入 LSB+1 位置 100：數(shù)據(jù)與 PRBS 位進(jìn)行異或運(yùn)算，而 PRBS 插入 LSB+1 位置 101：OVR 插入 LSB+1 位置，而 PRBS 插入 LSB 位置。數(shù)據(jù)與 PRBS 進(jìn)行異或運(yùn)算 110：OVR 插入 LSB+2 位置，而 PRBS 插入 LSB+1 位置。數(shù)據(jù)與 PRBS 進(jìn)行異或運(yùn)算 111：未使用

圖 8-83 寄存器 0x117...0x11E

7	6	5	4	3	2	1	0
DOUT1/3/5/7/9/11/13/15 MUX				DOUT0/2/4/6/8/10/12/14 MUX

表 8-33 寄存器 0x117...0x11E 字段說明

位	字段	類型	復(fù)位	說明
7-4	DOUT1/3/5/7/9/11/13/15 MUX	R/W	0000	這些位配置各個輸出通道的數(shù)據(jù)總線分配。 0000：LVDS 通道 DOUTx 傳輸內(nèi)部數(shù)字總線通道 DIG0 的數(shù)據(jù) 0001：LVDS 通道 DOUTx 傳輸內(nèi)部數(shù)字總線通道 DIG1 的數(shù)據(jù) ... 1111：LVDS 通道 DOUTx 傳輸內(nèi)部數(shù)字總線通道 DIG15 的數(shù)據(jù)
3-0	DOUT0/2/4/6/8/10/12/14 MUX	R/W	0000

圖 8-84 寄存器 0x132

7	6	5	4	3	2	1	0
HIGH FIN	0	0	0	0	0	0	0

表 8-34 寄存器 0x132 字段說明

位	字段	類型	復(fù)位	說明
7	HIGH FIN	R/W	0	必須設(shè)置該位，才能在輸入頻率大于 500MHz 時實現(xiàn)出色交流性能 0：輸入頻率 < 500MHz 1：輸入頻率 > 500MHz
6-0	0	R/W	0	必須寫入 0

圖 8-85 寄存器 0x140

7	6	5	4	3	2	1	0
0	SYSREF EN	SYSREF OR	SYSREF X5	SYSREF X4	SYSREF X3	SYSREF X2	SYSREF X1

表 8-35 寄存器 0x140 字段說明

位	字段	類型	說明
7	0	R/W	必須寫入 0
6	SYSREF DET	R/W	該寄存器指示是否檢測到 SYSREF 信號。檢測到該信號時，該位保持高電平，直到該位復(fù)位（0x102，D6）或發(fā)出器件復(fù)位。 0：未檢測到 SYSREF 信號 1：檢測到 SYSREF 信號
5	SYSREF OR	R/W	該位是五個 SYSREF XOR 標(biāo)志進(jìn)行邏輯或運(yùn)算的輸出。 0：SYSREF 標(biāo)志未觸發(fā) 1：五個 SYSREF XOR 標(biāo)志之一觸發(fā)。
4-0	SYSREF X5..X1	R/W	這些位是 SYSREF 窗口監(jiān)控電路的 XOR 標(biāo)志。采樣時鐘下降沿用于捕獲 SYSREF 信號。如果 SYSREF 信號轉(zhuǎn)換在 SYSREF 采集的 -60/+140ps 內(nèi)發(fā)生，則會觸發(fā)相應(yīng)的 XOR 標(biāo)志。這些位在每個 SYSREF 上升沿更新。 X1: SYSREF 將采樣時鐘提前 20ps 至 60ps X2：SYSREF 將采樣時鐘提前 20ps 至 0ps，或 SYSREF 將采樣時鐘滯后 0ps 至 20ps X3：SYSREF 將采樣時鐘滯后高達(dá) 20ps 至 60ps X4：SYSREF 將采樣時鐘滯后 60ps 至100ps X5：SYSREF 將采樣時鐘滯后 100ps 至 140ps 0：未檢測到 SYSREF 轉(zhuǎn)換 1：在給定窗口內(nèi)檢測到 SYSREF 轉(zhuǎn)換

圖 8-86 寄存器 0x146

7	6	5	4	3	2	1	0
0	0	0	GPIO 配置

表 8-36 寄存器 0x146 字段說明

位	字段	類型	復(fù)位	說明
7-5	0	R/W	0	必須寫入 0
4-0	GPIO 配置	R/W	0	這些寄存器位配置兩個 GPIO 引腳的功能，如表 8-37 所示。

表 8-37 GPIO 引腳配置

GPIO 配置	GPIO1	GPIO0
00000	未使用	SYSREF
00011	全局?jǐn)嚯?/td>	SYSREF
00100	外部基準(zhǔn)	SYSREF
00101	NCO SWITCH1	NCO SWITCH0
01000	未使用	SYSREF
01001	OVR CHA	SYSREF
01010	未使用	全局?jǐn)嚯?/td>
01011	OVR CHA	全局?jǐn)嚯?/td>
10010	未使用	OVR CHA
所有其他	未使用

圖 8-87 寄存器 0x14A

7	6	5	4	3	2	1	0
0	0	0	PATTERN CLK	0	TEST PATTERN

表 8-38 寄存器 0x14A 字段說明

位	字段	類型	說明
7-5	0	R/W	必須寫入 0
4	PATTERN CLK	R/W	這個控制圖形信號發(fā)生器的時鐘。設(shè)置該位會將圖形發(fā)生器時鐘切換到抽取時鐘。 0：圖形時鐘使用 ADC 采樣時鐘 1：圖形時鐘使用 DDC 時鐘
3	0	R/W	必須寫入 0
2-0	TEST PATTERN	R/W	此字段控制注入的圖形類型。默認(rèn)值為 0，表示圖形發(fā)生器已關(guān)閉。生成的圖形為 20 位寬。在 16 位分辨率模式下，會發(fā)送圖形模式的 MSB 16 位。在 32 位分辨率模式下，會給生成的圖形填充 12 個零位并將其發(fā)送出去。 000：測試圖形禁用 001：斜坡圖形，步長為 1（在 20 位級別上，相當(dāng)于在 16 位級別上為 1/16） 010：斜坡圖形，且步長值由 CUSTOM PATTERN 設(shè)置。例如，若要在 16 位模式下配置單位步長的斜坡圖形，必須將 CUSTOM PATTERN 設(shè)置為 0x010 011：未使用 100：由 CUSTOM PATTERN 設(shè)置的靜態(tài)圖形 101：圖形在 CUSTOM PATTERN 和 CUSTOM PATTERN 的反轉(zhuǎn)之間切換 110：圖形在 CUSTOM PATTERN 和 0 之間切換 111：未使用

圖 8-88 寄存器 0x14B/0x14C/0x14D

7	6	5	4	3	2	1	0
CUSTOM PATTERN [7:0]
CUSTOM PATTERN [15:8]
0	0	0	0	CUSTOM PATTERN [19:16]

表 8-39 寄存器 0x14B/0x14C/0x14D 字段說明

位	字段	類型	復(fù)位	說明
7-0	CUSTOM PATTERN [19:0]	R/W	0	該字段控制圖形發(fā)生器。這個根據(jù) TEST PATTERN 設(shè)置控制不同的功能

圖 8-89 寄存器 0x15B

7	6	5	4	3	2	1	0
DIGITAL GAIN CHA [7:0]

表 8-40 寄存器 0x15B 字段說明

位	字段	類型	復(fù)位	說明
7-0	DIGITAL GAIN CHA [7:0]	R/W	0	該寄存器控制通道 A 的數(shù)字增益，其值為二進(jìn)制補(bǔ)碼格式。最大增益為 6dB 20 x log (1+(DIGITAL GAIN CHA / 128))

圖 8-90 寄存器 0x160

7	6	5	4	3	2	1	0
0	0	0	0	0	SPI SYSREF	SYSREF MODE

表 8-41 寄存器 0x160 字段說明

位	字段	類型	說明
7-3	0	R/W	必須寫入 0
2	SPI SYSREF	R/W	必須寫入 0
1-0	SYSREF MODE	R/W	這可控制全局 SYSREF 屏蔽 00：傳遞所有 SYSREF 脈沖 01：傳遞第一個 SYSREF 脈沖并選通后續(xù)脈沖 10：選通所有 SYSREF 脈沖 11：發(fā)出新的 SYSREF 脈沖。當(dāng)狀態(tài)轉(zhuǎn)換為 11 時，發(fā)出脈沖

圖 8-91 寄存器 0x161

7	6	5	4	3	2	1	0
LVDS SYSREF MASK		DEC SYSREF MASK		NCO SYSREF MASK		TIMER SYSREF MASK

表 8-42 寄存器 0x161 字段說明

位	字段	類型	說明
7-6	LVDS SYSREF MASK	R/W	這個控制進(jìn)入 LVDS 塊的 SYSREF 脈沖。默認(rèn)設(shè)置為 0，并傳遞所有 SYSREF 脈沖。 00：傳遞所有 SYSREF 脈沖 01：傳遞第一個 SYSREF 脈沖并選通后續(xù)脈沖 10：選通所有 SYSREF 脈沖 11：發(fā)出新的 SYSREF 脈沖。當(dāng)狀態(tài)轉(zhuǎn)換為 11 時，發(fā)出脈沖
5-4	DDC SYSREF MASK	R/W	這個控制 DDC 塊的 SYSREF 脈沖。值和功能的映射與 LVDS SYSREF MASK 相同
3-2	NCO SYSREF MASK	R/W	這個控制 NCO 塊的 SYSREF 脈沖。值和功能的映射與 LVDS SYSREF MASK 相同
1-0	TIMER SYSREF MASK	R/W	這個控制 TIMER 塊的 SYSREF 脈沖。值和功能的映射與 LVDS SYSREF MASK 相同

圖 8-92 寄存器 0x162

7	6	5	4	3	2	1	0
SYSREF TIME STAMP		0	6dB GAIN OVERRIDE		COMPLEX DDC EN	OUTPUT RES	輸出格式

表 8-43 寄存器 0x162 字段說明

位	字段	類型	說明
7-6	SYSREF TIME STAMP	R/W	將此字段設(shè)置為 0x3 可以允許 SYSREF 取代 LSB。OVR_ON_LSB 設(shè)置優(yōu)先
5	0	R/W	必須寫入 0
4-3	6dB GAIN OVERRIDE	R/W	該字段控制 DDC 的 6dB 增益設(shè)置。默認(rèn)情況下，復(fù)數(shù) DDC 模式下會應(yīng)用 6dB 增益。不管 DDC 模式如何，將此設(shè)置為 0x3 都會強(qiáng)制在 DDC 輸出上增加 6dB 增益。無論 DDC 模式如何，將此設(shè)置為 0x2 都會強(qiáng)制增加單位增益。
2	COMPLEX DDC EN	R/W	該位為所有 DDC 啟用復(fù)數(shù)抽取。抽取因子在 0x167..0x169 中設(shè)置 0：實數(shù)抽取 1：復(fù)數(shù)抽取
1	OUTPUT RES	R/W	該位將輸出分辨率從 16 位增加到 32 位 0：16 位輸出分辨率 1：32 位輸出分辨率
0	輸出格式	R/W	該位選擇輸出格式 0：輸出格式為二進(jìn)制補(bǔ)碼 1：輸出格式為偏移二進(jìn)制

圖 8-93 寄存器 0x163

7	6	5	4	3	2	1	0
DDC3 MUX		DDC2 MUX		DDC1 MUX		DDC0 MUX

表 8-44 寄存器 0x163 字段說明

位	字段	類型	說明
7-6	DDC3 MUX	R/W	這些寄存器位設(shè)置各個抽取濾波器的輸入數(shù)據(jù)源。 00：未連接 01：通道 A 其他：未使用
5-4	DDC2 MUX	R/W	這些寄存器位設(shè)置各個抽取濾波器的輸入數(shù)據(jù)源。 00：通道 A 01：未連接其他：未使用
3-2	DDC1 MUX	R/W	這些寄存器位設(shè)置各個抽取濾波器的輸入數(shù)據(jù)源。 00：未連接 01：通道 A 其他：未使用
1-0	DDC0 MUX	R/W	這些寄存器位設(shè)置各個抽取濾波器的輸入數(shù)據(jù)源。 00：通道 A 01：未連接其他：未使用

圖 8-94 寄存器 0x164

7	6	5	4	3	2	1	0
NCO3 UPDATE	NCO2 UPDATE	NCO1 UPDATE	NCO0 UPDATE	SEL NEG IM	0	0	NCO MODE

表 8-45 寄存器 0x164 字段說明

位	字段	類型	說明
7	NCO3 UPDATE	R/W	當(dāng)這些寄存器位從“0”變?yōu)椤?”時，會更新相應(yīng) NCO 的四個 NCO 頻率。
6	NCO2 UPDATE	R/W
5	NCO1 UPDATE	R/W
4	NCO0 UPDATE	R/W
3	SEL NEG IM	R/W	此字段控制負(fù)頻率圖像的選擇，僅適用于 COMPLEX DDC 模型。
2-1	0	R/W	必須寫入 0
0	NCO MODE	R/W	該寄存器用于配置 NCO 的工作模式。 0：相位連續(xù) 1：無限相位相干

圖 8-95 寄存器 0x165

7	6	5	4	3	2	1	0
0	0	0	LOW LATENCY EN	0	DIS NCO AUTO UPDATE	NCO SEL EN	NCO COMMON UPDATE

表 8-46 寄存器 0x165 字段說明

位	字段	類型	說明
7-5	0	R/W	必須寫入 0
4	LOW LATENCY EN	R/W	該位通過繞過所有數(shù)字功能來啟用低延遲模式。 0：正常運(yùn)行 1：啟用低延遲模式
3	0	R/W	必須寫入 0
2	DIS NCO AUTO UPDATE	R/W	該寄存器位在使用 GPIO 引腳切換 NCO 時禁用自動更新 0：正常運(yùn)行 1：自動開關(guān)禁用
1	NCO SEL EN	R/W	該位支持通過 SPI 寄存器 0x166 而不是 GPIO 引腳選擇 NCO 頻率。 0：通過 GPIO 引腳選擇 NCO 頻率 1：通過寄存器 0x166選擇 NCO 頻率。
0	NCO COMMON UPDATE	R/W	當(dāng)該寄存器位從“0”變?yōu)椤?”時，會更新所有 NCO 的四個 NCO 頻率。

圖 8-96 寄存器 0x166

7	6	5	4	3	2	1	0
DDC3 NCO SEL		DDC2 NCO SEL		DDC1 NCO SEL		DDC0 NCO SEL

表 8-47 寄存器 0x166 字段說明

位	字段	類型	說明
7-6	DDC3 NCO SEL	R/W	這些位選擇 4 個頻率中的哪一個在相應(yīng)的 DDC/NCO 中有效。同時還必須設(shè)置寄存器 0x165 (D1) 中的 <NCO SEL EN> 位。
5-4	DDC2 NCO SEL	R/W
3-2	DDC1 NCO SEL	R/W
1-0	DDC0 NCO SEL	R/W

圖 8-97 寄存器 0x167/168

7	6	5	4	3	2	1	0
DDC1/3 DECIMATION				DDC0/2 DECIMATION

表 8-48 寄存器 0x167/0x168 字段說明

位	字段	類型	復(fù)位	說明
7-4	DDC1/3 DECIMATION	R/W	0	當(dāng)使用不等的抽取因子時，這些位為相應(yīng)的 DDC 設(shè)置抽取濾波器因子。同時還必須設(shè)置寄存器 0x169 (D7) 中的寄存器 <UNEQUAL DECIMATION>。 0000：DDC 旁路 0001：/2 抽取 0010：/4 抽取 ... 1110：/16384 抽取 1111：/32768 抽取
3-0	DDC0/2 DECIMATION	R/W	0

圖 8-98 寄存器 0x169

7	6	5	4	3	2	1	0
UNEQUAL DECIMATION	0	DDC 數(shù)量		COMMON DECIMATION

表 8-49 寄存器 0x169 字段說明

位	字段	類型	復(fù)位	說明
7	UNEQUAL DECIMATION	R/W	0	該位使 DDC0..3 配置能夠具有不等的抽取因子。 0：所有 DDC 使用公共抽取因子 1：不等的抽取因子
6	0	R/W	0	必須寫入 0
5-4	DDC 數(shù)量	R/W	00	該寄存器用于配置有效 DDC 的數(shù)量 00：雙 DDC 模式 01：四 DDC 模式 10：單 DDC 模式 11：未使用
3-0	COMMON DECIMATION	R/W	0000	該寄存器位設(shè)置所有有效 DDC 的抽取濾波器因子。 0000：DDC 旁路 0001：/2 抽取 0010：/4 抽取 ... 1110：/16384 抽取 1111：/32768 抽取

圖 8-99 寄存器 0x16B

7	6	5	4	3	2	1	0
0	0	0	UPDATE NYQUIST ZONE	0	NYQUIST ZONE

表 8-50 寄存器 0x16B 字段說明

位	字段	類型	復(fù)位	說明
7-5	0	R/W	0	必須寫入 0
4	UPDATE NYQUIST ZONE	R/W	0	如果已編程，該字段必須在奈奎斯特區(qū)域之后進(jìn)行脈沖操作。當(dāng)該位從 0 變?yōu)?1 時，會將 NYQUIST ZONE 字段復(fù)制到內(nèi)部寄存器。
3	0	R/W	0	必須寫入 0
2-0	NYQUIST ZONE	R/W	000	該字段控制奈奎斯特工作區(qū)域。器件的內(nèi)部校準(zhǔn)取決于所采樣信號的奈奎斯特區(qū)域。必須根據(jù)奈奎斯特工作區(qū)域?qū)υ撟侄芜M(jìn)行編程 000：第一個奈奎斯特區(qū)域（從 0 到 Fs/2） 001：第二個奈奎斯特區(qū)域（從 Fs/2 到 Fs） 010：第三個奈奎斯特區(qū)域（從 Fs 到 3Fs/2） 011：第四個奈奎斯特區(qū)域（從 3Fs/2 到 2Fs） 100：第五個奈奎斯特區(qū)域（從 2Fs 到 5Fs/2） 101：第六個奈奎斯特區(qū)域（從 5Fs/2 到 3Fs） 110、111：未使用

圖 8-100 寄存器 0x200..0x2DF

7	6	5	4	3	2	1	0
DDCx NCO FREQUENCYy [48:0]
DDCx NCO PHASEy [15:0]

表 8-51 寄存器 0x200..0x2DF 字段說明

位	字段	類型	復(fù)位	說明
7-0	DDCx NCO FREQUENCYy [48:0]	R/W	0	這些寄存器位配置四個 DDC/NCO 的 48 位頻率字。格式為小端字節(jié)序。
7-0	DDCx NCO PHASEy [15:0]	R/W	0	這些寄存器位配置四個 DDC/NCO 的四個頻率字的起始相位。格式為小端字節(jié)序。相位值為：90°/<16 位寄存器>

圖 8-101 寄存器 0x590

7	6	5	4	3	2	1	0
0	0	0	0	0	0	ENABLE DCLK DIVIDER	0

表 8-52 寄存器 0x590 字段說明

位	字段	類型	復(fù)位	說明
7-2	0	R/W	0	必須寫入 0
1	ENABLE DCLK DIVIDER	R/W	0	該位設(shè)置后可啟用 DCLK 分頻器。對于高抽取因子，當(dāng) LVDS 的位時鐘比 ADC 時鐘慢時，需要執(zhí)行此操作。

圖 8-102 寄存器 0x691/0x692

7	6	5	4	3	2	1	0
LVDS PDN [5:7]			DCLK PDN	0	0	0	0
0	0	0	LVDS PDN [0:4]

表 8-53 寄存器 0x691/0x692 字段說明

位	字段	類型	復(fù)位	說明
7-0	LVDS PDN [0:7]	R/W	0	這些寄存器位在 LVDS 引腳處于高阻抗?fàn)顟B(tài)時使各個 LVDS 輸出通道斷電，如表 8-54 所示。其余 LVDS 總線斷電寄存器位于寄存器 0x113/0x114 中。 0：正常運(yùn)行 1：LVDS 輸出通道斷電
4	DCLK PDN	R/W	0	該位使 LVDS 輸出時鐘斷電。 0：正常運(yùn)行 1：DCLK 斷電

表 8-54 LVDS 斷電寄存器通道分配

寄存器地址	0x113							0x114	0x691			0x692
寄存器位	D7	D6	D5	D4	D3	D2	D1	D0	D7	D6	D5	D4	D3	D2	D1	D0
LVDS 輸出通道	14	13	12	11	10	9	8	15	5	6	7	0	1	2	3	4